与读出通道对应,AXI MCDMA会向BRAM_CTL_1写入测试数据,检查数据正确性的时候,测试逻辑是直接检查的写入信号,并不是将BRAM 1中写入的数据读出做校验,这一点需要查看仿真波形,有可能设计人员偷懒,所以这样写的 descriptor信息预先存储在BRAM_CTL_3中,由AXI MCDMA的AXI SG接口将对应的信息读出,对应的descripto信息存...
LogiCORE™VersionAXI4 SupportSoftware SupportSupported Device Families AXI MultiChannel DMA v1.1 AXI4 AXI4-Stream AXI4-Lite Vivado™ 2019.1 Kintex™ UltraScale+™ Virtex™ UltraScale+ Zynq™ UltraScale+ Kintex UltraScale™ Virtex UltraScale Zynq 7000...
&dma_hier_axi_mcdma_0 { xlnx,include-dre; }; We are using PetaLinux 2021.1 and have enabled the following configs in the kernel: CONFIG_ETHERNET=y CONFIG_NET_VENDOR_XILINX=y CONFIG_XILINX_PHY=y CONFIG_AXIENET_HAS_MCDMA=y CONFIG_NET_PTP_CLASSIFY=y CO...
与读出通道对应,AXI MCDMA会向BRAM_CTL_1写入测试数据,检查数据正确性的时候,测试逻辑是直接检查的写入信号,并不是将BRAM 1中写入的数据读出做校验,这一点需要查看仿真波形,有可能设计人员偷懒,所以这样写的 descriptor信息预先存储在BRAM_CTL_3中,由AXI MCDMA的AXI SG接口将对应的信息读出,对应的descripto信息存...