TDD_DISABLESetting this parameter the TDD control will not be implemented in the core.0 CMOS_OR_LVDS_NDefines the physical interface type, set 1 for CMOS and 0 for LVDS0 ADC_DATAPATH_DISABLEIf set, the data path processing logic is not generated in the RX path, and the raw data is pu...
1.板卡硬件结构 板卡由 ZYNQ 嵌入式处理器、AD9361射频前端和电源电路构成,嵌入式处理器采用 Xilinx 集成可编程逻辑和 CortexA9 双核处理器架构的ZYNQ 系列... NC 2.2AD9361射频前端相关的FPGA 管脚 信号名称 FPGA 管脚 电平功能FDDTDD_SW H18 LVCMOS33 单板回环 FDD:FDDTDD_SW=1 关于AD9361的配置与测试,万能...