TDD control modulefor TDD mode, see more information on theHDL support for AD9361 TDD modewiki page. AXI control and statusmodules. Device (AD9361) Interface Description The IP supports both LVDS and CMOS Dual Port Full Duplex interfaces (configurable, see parameters section). It avoids all th...
1.板卡硬件结构 板卡由 ZYNQ 嵌入式处理器、AD9361射频前端和电源电路构成,嵌入式处理器采用 Xilinx 集成可编程逻辑和 CortexA9 双核处理器架构的ZYNQ 系列... NC 2.2AD9361射频前端相关的FPGA 管脚 信号名称 FPGA 管脚 电平功能FDDTDD_SW H18 LVCMOS33 单板回环 FDD:FDDTDD_SW=1 关于AD9361的配置与测试,万能...
AD9361主要被应用于需要高效能、高集成度的射频接收端应用,如3G、4G基站等。该芯片基于Verilog硬件描述语言开发,并提供了一系列寄存器配置文件,如AD9361_Reference_Manual_UG-570等,以帮助开发者简化设计流程。 AD9361提供了多种配置模式,包括TDD(时分双工)和FDD(频分双工),这使得它能够适应不同的通信标准和环境需求...
axi_ad9265 axi_ad9361 intel xilinx Makefile axi_ad9361.v axi_ad9361_constr.sdc axi_ad9361_constr.xdc axi_ad9361_delay.tcl axi_ad9361_hw.tcl axi_ad9361_ip.tcl axi_ad9361_rx.v axi_ad9361_rx_channel.v axi_ad9361_rx_pnmon.v axi_ad9361_tdd.v axi_ad9361_tdd_if.v axi...
ad463x_data_capture axi_ad3552r axi_ad485x axi_ad5766 axi_ad7606x axi_ad7616 axi_ad7768 axi_ad777x axi_ad9122 axi_ad9250 axi_ad9265 axi_ad9361 axi_ad9434 axi_ad9467 axi_ad9625 axi_ad9671 Makefile axi_ad9671.v axi_ad9671_channel.v ...