eFlash微架构设计 1.回顾架构设计 2.Flash时序仿真 2.1 ahb_flashc项目目录 2.2 docs 2.3 model 2.4 sim 2.5 tb 3.微架构呀设计思路 3.1 AHB_slave_if信号扩展 3.2 Flash_ctrl 3.2.1 prog状态机 3.2.2 erase状态机 合并状态机 3.2.3 read状态机合并 3.2.4 Flash_ctrl内部信号设计 4.总结 5.微架构设计...
支持eFlash中的boot区空间的擦写保护。 1.1 功能框图 eFlash控制器由以下模块组成: flash与AHB总线的接口模块(flash_ahb_if):接收AHB总线控制信号,地址信号和数据信号;将地址译码转化成flash地址;配置控制寄存器以配合flash_ctrl模块的控制操作;并且储存flash工作状态到状态寄存器供软件可查。 flash控制模块(falsh_ctrl...
支持eFlash中的boot区空间的擦写保护。 1.1 功能框图 eFlash控制器由以下模块组成: flash与AHB总线的接口模块(flash_ahb_if):接收AHB总线控制信号,地址信号和数据信号;将地址译码转化成flash地址;配置控制寄存器以配合flash_ctrl模块的控制操作;并且储存flash工作状态到状态寄存器供软件可查。 flash控制模块(falsh_ctrl...
因为Flash 写操作需要三个子序列,比 Flash 读操作单序列要复杂得多,并且最关键的是写操作还包含一个不确定的等待周期(Read Status 子时序与 Flash 交互),这就导致 FlexSPI 外设在 AHB 方式写上没法完美支持,这也是为什么写入 Flash 都是通过 IPG 方式来完成的,因为 IPG 方式下,子序列可以随意组合,由用户代码手...
针对这种低效情况,FlexSPI模块中集成了预取(Prefetch)技术,今天痞子衡就来继续测一测开启Prefetch功能下的Flash AHB读访问情形(注意本文不涉及内核的L1 Cache技术): 一、FlexSPI的预取功能 FlexSPI模块内部一共有4个AHB RX Buffer,总大小是1KB(针对i.MXRT1050而言),用户可以自由配置这四个Buffer,这些AHB RX Buffer可...
基于AHB-BUS的eflash控制器设计 1.Flash Spec 1.1 地址映射 XADR是10bit?因为一共有1024行 每一行128byte容量,每次读取的粒度就是一个double word-32bit-4byte,所以一行有32个dw。 如果要读取一个dw的数据,除了需要知道其存在与哪一行,还需要知道它存在于哪一列。所以需要一个纵坐标地址YADR,32个dw每行,所以...
今天痞子衡就从抓Flash信号波形角度带大家真切感受下这最基础的AHB读访问情形(为更清晰地分析结果,本次主要涉及数据总线AHB访问,暂不涉及指令总线AHB访问): 一、实验准备 痞子衡用i.MXRT1050-EVKB来做这个AHB读访问实验,这块板子上的Flash被痞子衡更换过,目前的型号是华邦W25Q64JWS-IQ。我们基于 \SDK_2.9.1_...
无锡有容微电子申请基于AHB总线的eFlash控制器及电子设备专利，保证片内闪存不会因擦写操作产生数据丢失 金融界2025年1月15日消息，国家知识产权局信息显示，无锡有容微电子有限公司申请一项名为“一种基于AHB总线的eFlash控制器及电子设备”的专利，公开号 CN 119292533 A，申请日期为2024年10月。专利摘要显示，本发明...
本发明公开了一种基于AHB总线的eFlash控制器及电子设备,应用于片内闪存技术领域,包括:控制模块和存储模块,控制模块与AHB总线连接,控制模块与存储模块连接;存储模块中的存储空间包括多个保护区,每个保护区包括至少一个数据页;保护区具有对应的写保护位;当写保护位表征对应的保护区中的数据页被写保护时,控制模块用于将...
一、AHB Master与AHB RX Buffer i.MXRT 系列上 AHB master 包含 Core、DMA、加密模块等多达 16 个,这些 Master 都有能力对 Flash 主动发起 AHB 读访问。为了更好地服务这些 Master,FlexSPI 上用于存放预取数据的 AHB RX Buffer 不止一个,一般有 4/8 个,用户可以按需自由分配这些 AHB RX Buffer 的大小(总...