比如代码中发生了Flash访问操作,在一次CS有效周期内FlexSPI直接按相应AHB RX Buffer长度来读取数据缓存下来,而不是按照代码中指定的读取长度,这样可以大大减少因AHB Burst Read策略导致的CS信号拆分情况,而且如果下次同一master要取的数据恰好在AHB RX Buffer里,FlexSPI就不用再重新去Flash里读取数据了。 Prefetch功能说起...
先来看 IPG 方式的 Flash 写入函数,其中 Page Program 子时序是通过 FLEXSPI_TransferBlocking() 函数来完成的,这个函数就是往大小为 256 bytes 的 IP TX FIFO 写 src 里的数据(默认 FlexSPI->MCR0[ATDFEN] = 0 情况下),SEQ_CTL 组件处理时会将缓存在 IP TX FIFO 里的数据全部发送到 Flash 端。 voidf...
支持eFlash中的boot区空间的擦写保护。 1.1 功能框图 eFlash控制器由以下模块组成: flash与AHB总线的接口模块(flash_ahb_if):接收AHB总线控制信号,地址信号和数据信号;将地址译码转化成flash地址;配置控制寄存器以配合flash_ctrl模块的控制操作;并且储存flash工作状态到状态寄存器供软件可查。 flash控制模块(falsh_ctrl...
eFlash微架构设计 1.回顾架构设计 2.Flash时序仿真 2.1 ahb_flashc项目目录 docs rtl sim tb model 2.2 docs 架构设计文档 微架构设计文档 集成需求文档 DataSheet 2.3 model model文件夹下放的是一些仿真模型(Flash的
支持eFlash中的boot区空间的擦写保护。 1.1 功能框图 eFlash控制器由以下模块组成: flash与AHB总线的接口模块(flash_ahb_if):接收AHB总线控制信号,地址信号和数据信号;将地址译码转化成flash地址;配置控制寄存器以配合flash_ctrl模块的控制操作;并且储存flash工作状态到状态寄存器供软件可查。 flash控制模块(falsh_ctrl...
因为我们下载的是一个XIP工程,代码的执行本身也会触发Flash中的指令读取,这会影响我们在示波器上观测AHB读数据测试结果,所以我们可以在main()函数里把SysTick初始化去掉(不要中断),并且调用如下ramfunc型函数 test_ahb_read() 来做测试(痞子衡直接利用了IAR软件的特性),这样代码跑起来后,Flash上发生的读访问均来自...
因为Flash 写操作需要三个子序列,比 Flash 读操作单序列要复杂得多,并且最关键的是写操作还包含一个不确定的等待周期(Read Status 子时序与 Flash 交互),这就导致 FlexSPI 外设在 AHB 方式写上没法完美支持,这也是为什么写入 Flash 都是通过 IPG 方式来完成的,因为 IPG 方式下,子序列可以随意组合,由用户代码手...
eFlash控制器是一个基于AHB的slave,所以需要一个AHB_slave_if处理AHB的信号。AHB_slave_if与AHB总线进行交互,对主设备的请求进行处理,还可以设置一些内部的寄存器,对AHB发送过来的信号进行解析。 AHB_slave_if除了处理AHB总线的信号,还需要配置一些寄存器,这些寄存器的作用是产生一些控制指令发送给Flash_ctrl,Flash_ctr...
i.MXRT 系列上 AHB master 包含 Core、DMA、加密模块等多达 16 个,这些 Master 都有能力对 Flash 主动发起 AHB 读访问。为了更好地服务这些 Master,FlexSPI 上用于存放预取数据的 AHB RX Buffer 不止一个,一般有 4/8 个,用户可以按需自由分配这些 AHB RX Buffer 的大小(总大小是一定的,一般是 1/2KB),...
因为Flash 写操作需要三个子序列,比 Flash 读操作单序列要复杂得多,并且最关键的是写操作还包含一个不确定的等待周期(Read Status 子时序与 Flash 交互),这就导致 FlexSPI 外设在 AHB 方式写上没法完美支持,这也是为什么写入 Flash 都是通过 IPG 方式来完成的,因为 IPG 方式下,子序列可以随意组合,由用户代码手...