一、引言 随着科技的飞速发展,FPGA(现场可编程逻辑门阵列)在电子领域的应用越来越广泛。今天,我们将深入探讨一款特定型号的AD9361纯逻辑FPGA驱动以及如何使用Verilog代码进行单音信号收发例程的动态配置。 二、AD9361纯逻辑FPGA驱动 AD9361芯片概述 AD9361是一款高性能的纯逻辑FPGA芯片,具有高速数据处理、低功耗等特点。它...
调制类型:2ASK,MASK。 二、FPGA工程代码 (1)整体工程介绍 具体还是通过以前的架构来实现,只不过单音信号变成了ASK (2)顶层设计 top.v 主要连接各个模块,以及对外的接口定义 (3)SPI控制9361 通过SPI,把rom中的配置信息配置到AD9361 (4)发射接口 主要把ASK数据通过AD9361发射出去 三、测试结果 用示波器抓取AD9361...
所以这次仅仅用ps端作为配置ad9361和一个简单的控制pl启动波形发射,pl端也仅仅有一个发射和接收模块,整体代码非常简介,block design里面仅仅只有一个zynq核,我把官方例程中AD9361 IP核里面的接口模块单独拿出来使用了,这样非常适合学习。毕竟,自己做东西的时候并不需要官方例程中的那些功能。FPGA数据接口和noos的配置...
信迈科技 XM-ZYNQ7045-EVM 是一款基Xilinx Zynq-7000 系列 XC7Z045/XC7Z100 高性能处理器设计的高端异构多核 SoC 评估板,处理器集成 PS 端双核 ARM Cortex-A9 + PL 端 Kintex-7 架构 28nm 可编程逻辑资源,评估板由核心板与评估底板组成。核心板经过专业的 PCB Layout 和高低温测试验证,稳定可靠,可满足各种工...
在FPGA端，代码主要包含三个部分。顶层包含了PS硬线封装，U_AD9361_TOP模块包含了数据流的发射和接收功能，以及AD9361差分接口的实现。接收的数据直接由ILA进行测试，不进行额外处理。I_iobuf_gpio模块用于连接ZYNQ的GPIO引脚，其配置与官方例程相似，仅增加了启动数据流发射的IO和控制输入IDELAY参数的IO。
具体步骤包括使用官方noos无操作系统接口函数配置AD9361，PL端使用BROM存放波形数据作为基带发送数据，通过ILA抓取AD9361接收到的基带波形。采用单发单收LVDS差分传输模式，使用官方例程中的差分接口pl模块实现FPGA的差分传输。结果部分展示了测试结果，展示了发射与接收的IQ数据对比，接收端与发射端存在相位偏差，...
vivado 2017.4，其实就是把ADI的FMCOMMS3例程移植了一下37vivado 2017.4，其实就是把ADI的FMCOMMS3例程...
作者简介院王小龙(1988-)，男，硕士，工程师，主要研究方向为嵌入式开发工程师、FPGA 硬件设计。基于MicroBlaze 的双片AD9361控制系统的设计与实现 Design and Implementation of Dual-Chip AD9361Control System Based on MicroBlaze 王小龙1,2,姚尧1,2,吴忠秉1,2(1.无锡华普微电子有限公司,江苏无锡214035;2....
FPGA我用的是Zedboard,我查资料看到说是9361有两张卡一张是8G的SD卡,另一张是256M的卡,为什么我买回来只有一张256M的卡? ncsan 2018-10-08 10:47:00 基于ADI AD9361模块AD-FMCOMMS3-EBZ搭建的AD9361 RF收发测试平台案例 AD9361芯片工作频率范围为70 MHz至6 GHz,涵盖大部分特许执照和免执照频段,通过对...
这个问题建议转移到FPGA区来寻求答案, 谢谢. Space: FPGA Reference Designs | EngineerZone 另外也可以先参考下面的user guide ADI Reference Designs HDL User Guide [Analog Devices Wiki] 2018-10-8 17:20:22 评论 举报 李海 提交评论 只有小组成员才能发言,加入小组>> ADI 技术 2307个成员聚集在这...