module decoder38(input [2:0]code,output reg[7:0]result );always@(*)begin case(code)3'b000: result = 8'h01;3'b001: result = 8'h02;3'b010: result = 8'h04;3'b011: result = 8'h08;3'b100: result = 8'h10;3'b101: result = 8'h20;3'b110: result = 8'h40;3'...
module decoder38(input [2:0]code,output reg[7:0]result );always@(*)begin case(code)3'b000: result = 8'h01;3'b001: result = 8'h02;3'b010: result = 8'h04;3'b011: result = 8'h08;3'b100: result = 8'h10;3'b101: result = 8'h20;3'b110: result = 8'h40;3'...
用verilog中case语句设计一个3‐8译码器。 参考答案: 您可能感兴趣的试卷你可能感兴趣的试题 1.填空题完整的条件语句将产生()电路,不完整的条件语句将产生时序电路。 参考答案:组合 2.填空题随着EDA技术的不断完善与成熟,自顶向下的设计方法更多的被应用于()设计当中。 参考答案:Verilog HDL 3.问答题 下面是...