解:(1) 用16K×8位的DRAM芯片构成64K×32位存储器,需要用64K×32 =4×4=16 16K×8个芯片,其中每4片为一组构成16K×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接DD7、D8D15、D16D23和D24D31,其余同名引脚互连),需要低14位地址(AA13)作为模块内...
用16K×8位的DRAM芯片构成64K×32位存储器,要求:(1) 画出该存储器的组成逻辑框图。(2) 设存储器读/写周期为0.5μS,CPU在1μS内至少要访问一次。试
解:共需芯片64KX 32/16K X 8=16片,可先用4片16KX 8位的DRAM芯片用于位 扩展构成16KX 32位存储器,然后再用4组16KX 32位存储器用于字扩展构成 64KX 32位存储器,其中,4组16KX 32位存储器的片选信号由高位地址 A15和 A14产生,该存储器的组成逻辑框图如下所示。 (2)设存储器读写周期为0.5卩s,CPU...
用16K×8位的DRAM芯片构成64K×32位存储器,请求:(1) 画出该存储器的构成逻辑框图.(2) 设存储器读/写周期为0.5μS,CPU在1μS内至少要拜访一次.试
解:(1)用16KX8位的DRAM芯片构成64KX32位存储器,需要用64/Cx32 = 4x4 = 16 16K x8个芯片,其中每4片为一组构成16KX32位一一进行字长位数扩展(一组的4个芯片 只有数据信号线不互连——分别接D。〜DM叭D®〜仏和加〜皿其余同名引脚 互连),需要低14位地址(Ao-Au)作为模块各个芯片的部单元地址一...
解:⑴用16Kx8位的DRAM芯片构成64Kx32位存储器,需要用64K父32=4父4=16个芯片,其中每4片为一组构成16Kx32位一一进行字长位16K8数扩展(一组内的4位芯片只有数据信号线不互连一一分别接D0、D7、D8~D15、⏺D16、D23和D24Q31,其余同名引脚互连),需要低14位地址(A0、A13)作为模块内各个芯片的内部单元地...
解:共需芯片64K×32/16K×8=16片,可先用4片16K×8位的DRAM芯片用于位扩展构成16K×32位存储器,然后再用4组16K×32位存储器用于字扩展构成64K×32位存储器,其中,4组16K×32位存储器的片选信号由高位地址A15和A14产生,该存储器的组成逻辑框图如下所示。 其中,16K×32位的存储器的组成逻辑框图如下所示。 (...
解析 由16K×8位的芯片字位扩展构成64K×32位的存储器; 位扩展:由4片16K×8位的芯片构成16K×32位的存储组; 字扩展:由4组16K×32位存储组构成16K×32位的存储器; 因此,4个存储组的片选信号应由最高两位地址A14和A15产生; 该存储器的组成逻辑框图如下: 位扩展: 字扩展:...
用16K*8位的DRAM芯片构成64K*32位存储器,要求:(1)画出该存储器的组成逻辑框图。(2)设存储器读/写周期为0.5us,CPU在1us内至少要访问一次。试问采
用16K×8位的DRAM芯片构成64K×32位存储器(1)画出该存储器的组成逻辑框(2)设存储器读写周期为0.5μs,CPU在1μs内至少要访问一次。并假设该存储器被扩展