用16K×8位的 DRAM芯片组成 64K×32 位存储器,要求:(1) 画出该存储器的组成逻辑框图。(2) 设存储器读 /写周期为 0.5 μS, CPU在 1μS内
解: (1) 根据题意,存储总容量为 64KB ,故地址总线需 16 位。现使用 16K*8 位 DRAM 芯片,共需 16 片。芯片本身地址线占 14 位,所以采用位并联与地址串联相结合的方法来组成整个存储器,其中使用一片 2 : 4 译码器。 (2) 根据已知条件, CPU 在 1us 内至少访存一次,而整个存储器的平均读 / 写...
解:( 1)组成 64K×32 位存储器需存储芯片数为 ⏺ 解:内存:一般由半导体存储器构成,装在底版上,可直接 和CPU交换信息的存储器称为内存储 器,简称内存。 用来存放经常使用的程序和数据。 外存:为了扩大存储容量,又不使成本有很大的提高, 在计算机中还配备了存储容量更大的 磁盘存储器和光盘存储器,称为外...
解: 用16K×8位的DRAM芯片构成64K×32位存储器,需要用64K×32 =4×4=16 16K×8个芯片,其中每4片为一组构成16K×32位——进行字长位数扩展,需要低14位地址作为模块内各个芯片的内部单元地址——分成行、列地址两次由AA6引脚输入;然后再由4组进行存储器容量扩展,用高两位地址A14、A15通过2:4译码器实现4...
解:共需芯片64KX 32/16K X 8=16片,可先用4片16KX 8位的DRAM芯片用于位 扩展构成16KX 32位存储器,然后再用4组16KX 32位存储器用于字扩展构成 64KX 32位存储器,其中,4组16KX 32位存储器的片选信号由高位地址 A15和 A14产生,该存储器的组成逻辑框图如下所示。 (2)设存储器读写周期为0.5卩s,CPU在...
解:(1) 用16K×8位的DRAM芯片构成64K×32位存储器,需要用64K×32 =4×4=16 16K×8个芯片,其中每4片为一组构成16K×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接DD7、D8D15、D16D23和D24D31,其余同名引脚互连),需要低14位地址(AA13)作为模块内...
解:( 1)组成 64K×32 位存储器需存储芯片数为 N=(64K/16K)×( 32 位/8 位) =16(片) 每4 片组成 16K×32 位的存储区,有 A13-A0 作为片内地址,用 A15 A14 经 2:4 译码器产生片选信号 ,逻辑框图如下所示: ⏺ ( 2)根据已知条件, CPU在期为,如果采用集中刷新,有 1us 内至少访存一次,而整个...
解析 由16K×8位的芯片字位扩展构成64K×32位的存储器; 位扩展:由4片16K×8位的芯片构成16K×32位的存储组; 字扩展:由4组16K×32位存储组构成16K×32位的存储器; 因此,4个存储组的片选信号应由最高两位地址A14和A15产生; 该存储器的组成逻辑框图如下: 位扩展: 字扩展:...
用16K×8 位的 DRAM芯片构成 64K×32 位储存器,要求:(1)画出该储存器的构成逻辑框图。(2)设储存器读 / 写周期为 0.5 μS, CPU 在
用16K×8位的DRAM芯片构成64K×32位存储器,请求:(1) 画出该存储器的构成逻辑框图.(2) 设存储器读/写周期为0.5μS,CPU在1μS内至少要拜访一次.试