本申请公开了基于FPGA的32位RISCV处理器及电子设备,该处理器包括:至少一个软核,具有32位RISCV架构;以及总线,与软核通信连接,用于与外部设备进行连接通信;其中,软核包括依次连接并形成五级流水线控制方式的取指模块,译码模块,执行模块,访存模块以及写回模块;总线包括总线控制器,总线控制器通过基于一主多从的总线控制...
本申请公开了基于FPGA的32位RISCV处理器及电子设备,该处理器包括:至少一个软核,具有32位RISCV架构;以及总线,与软核通信连接,用于与外部设备进行连接通信;其中,软核包括依次连接并形成五级流水线控制方式的取指模块,译码模块,执行模块,访存模块以及写回模块;总线包括总线控制器,总线控制器通过基于一主多从的总线控制...