老古背景:资深FPGA和嵌入式开发专家,美国南加州大学集成电路设计专业硕士;美国PulseRain Technology公司的创始人。2018年RISC-V基金会官方RISC-V Soft CPU 设计大赛季军, 2019年RISC-V基金会官方物联网安全设…
此书比较详细介绍了RISC-V指令集和其背后的设计思想,并且涉及到一种称为FARM的软硬件开发模式,将FPGA与RISC-V CPU软核相结合,利用Arduino与Make作为软件快速开发工具,有效地提高了开发效率,使系统设计具有更好的通用性和可移植性。 部分目录展示如下: 第1 章 概述 1.1 背景阐述 1.2 FPGA 1.3 RISC-V 1.4 小...
老古背景:资深FPGA和嵌入式开发专家,美国南加州大学集成电路设计专业硕士;美国PulseRain Technology公司的创始人。2018年RISC-V基金会官方RISC-V Soft CPU 设计大赛季军, 2019年RISC-V基金会官方物联网安全设计大赛冠军,他主持设计的PulseRain Rattlesnake处理器成功挫败了所有的黑客模拟攻击,并获综合成绩第一而夺冠。 详...
8月21日,2024年 RISC-V 中国峰会在杭开幕,会议采用“主会议 + 技术研讨会 + 展览展示 + 同期活动”的方式,汇聚了 RISC-V 国际基金会、100多家重点企业及研究机构,2000余名开源技术社区代表等,共同探讨 RISC-V 的最新进展与未来趋势。北京开源芯片研究院(简称“开芯院
本公开涉及一种基于FPGA和RISC‑V软核处理器及国密软核的冗余控制系统,在单片FPGA上部署两个基于RISC‑V指令集的CPU软核、国密单元和其他IP软核单元实现的控制模块,控制模块的组成可软件化配置,支持数据传输的加解密,两个控制模块支持对等冗余控制方式或主从冗余控制方式,在利用对等冗余控制方式时,系统包括通过一个FP...
硬件端的FPGA核心模块里面实现了了一个完全自主研发的SoC,内置一个33MHz的CPU核心和GPIO、SPI收发器、UART收发器、系统定时器、拓展卡控制器等多个外设。 硬件端的系统主板上包含了可以插接FPGA核心板的插座、SPI和GPIO接口和板载的FLASH芯片,同时提供了一个自定义调试接口和自研的调试器相连接,系统可以通过这个自定义...
RISC-V IO 虚拟化架构在 X100 芯片上的实现 - Lv 'ZETALOG' Zheng(郑律) (SpacemiT, CPU 架构总监)浏览方式(推荐使用) 哔哩哔哩 你感兴趣的视频都在B站 打开信息网络传播视听节目许可证:0910417 网络文化经营许可证 沪网文【2019】3804-274号 广播电视节目制作经营许可证:(沪)字第01248号 增值电信业务经营...
本项目设计的开发板采用 RISC-V 指令集的 CPU内核,其型号为 E203,并自主设计了生理信号处理专用协处理器。协处理器包含熵计算加速器、向量乘法计算加速器、定点乘法加速器、浮点乘法器等等生理信号加速专用电路。在本SOC配套的 SDK测试中,进行了250点的近似熵计算,对于纯软件计算,提速约 34 倍,利用加速器计算部分...
SPV20XX系列采用RISC-Ⅴ CPU+DSP+NPU三核架构,内置基于人工智能语音识别算法的NPU硬件加速核,通过神经网络对音频信号进行训练学习,提高语音信号的识别能力。RISC-Ⅴ CPU与DSP的代码存储于片上闪存,通过XIP方式执行及四路缓存机制保证程序的高效执行。芯片内置两路模拟麦克风CODEC,扩展I2S/DMIC接受最多支持四路音频信号...