研究不恢复余数法的算法基础上,阐述以可控加/减法器(CAS)为基本组成单元的阵列除法器的构造原理,并给出一个完整的定点小数补码除法逻辑图,最后提出一种基于现场可编程门阵列(Field.ProgrammableGateArray,简称FPGA)的除法器的硬件实现方法.点赞(0) 踩踩(0) 反馈 所需:5 积分 电信网络下载 ...