USB 3.0 控制器由两个独立的双角色设备 (Dual-role device, DRD) 控制器组成。两者都可以单独配置为在任何给定时间作为主机或设备工作。 系统框图如下 USB 3.0 DRD 控制器通过 AXI slave 接口为系统软件提供可扩展主机控制器接口 (xHCI)。控制器中存在内部 DMA 引擎,它利用 AXI master 接口传输数据。三种双端口 ...
使用的板子是zc702。用Vivado的IP核搭建最小系统,包括ARM核(CPU xc7z020),DDR3(4×256M),一个UART串口(Mini USB转串口),纯PS,通过串口打印出HelloWorld,工程虽小,五脏俱全,算是一种朝圣。配置要和板子对应,大家注意修改。 操作步骤: 硬件部分 1. 新建Vivado工程# 选择芯片型号xc7z020clg484_1或者点击Boards选...
这些引脚可以用在GPIO、SPI、UART、TIMER、Ethernet、USB等功能上,每个引脚都同时具有多种功能,故叫多功能。 EMIO:扩展MIO,依然属于Zynq的PS部分,只是连接到了PL上,再从PL的引脚连到芯片外面实现数据输入输出 配置方法 1.创建Block块并添加ZYNQ系统IP核: (1)由于要配置PL端的LED,所以要将EMIO的对勾选上 (2)由...
以及独立驱动单个引脚的外设,但对于 QSPI、 USB、以太网等这些外设,其于 MIO 的连接有着特殊的要求,如图 2.1.2 所示,(图中灰色框表示在 CLG225 封装的芯片中不可用)对于以太网而言,其只能与 MIO16~27和 MIO28~39 引脚连接,而且以太网与 MIO28 连接的引脚只能作为以太网的 tx_clk 使用,可见当其作为以太...
图1.3.23 完成对ZYNQ7 Processing System IP核的配置 在该界面中我们可以选择自动连接IP模块的接口,包括导出外部端口,甚至可以自动添加模块互联过程中所需的IP。在我们本次设计中只有一个IP模块,在左侧确认勾选processing_system7_0,然后点击“OK”。此时ZYNQ7 PS模块引出了两组外部接口,分别是DDR和FIXED_IO,引出...
下面就是对PL部分配置,XILINX给我们提供了很多可以使用的IP核。在这个例子中我们需要使用的IP核为AXI IIC Interface和fmc_imageon_hdmi_in。在XPS的IP CATALOG中分别双击这两个IP核导入到工程中。此时可以看到BUS INTERFACE栏下有4个项,其中两个就是我们刚才添加的AXI IIC Interface和fmc_imageon_hdmi_in。
当linux内核拥有系统的控制权后,将先进行初始化,建议起内核的运行环境。Linux内核在完成了虚拟地址到物理地址映射后,还有就是驱动设备初始化与挂载。在zynq平台中,采用设备树的方式传递设备驱动的信息,如果有为PL中的IP核编写了驱动程序,也可以使用模块化的方式,待linux启动后再进行挂载。
Zynq中PL端的开发和FPGA芯片(Artix-7)的开发流程完全一样,但是只能在独立使用P端的时候,只能使用JTAG方式下载。 3.4.实验扩展 驱动板载的两颗RGBled ip核的使用 4.Zynq中PS端独立运行 4.1.实验目标 独立运行PS端,通过USB线连接的UART0串口()输出“Hello, world! ” ...
连接好串口线(USB线连接PC的USB端口和Zstar板的UART接口)和Xilinx下载线(下载器连接PC的USB端口和Zstar板的JTAG插座)。使用5V电源给板子供电。 接着参考《玩转Zynq-工具篇:SDK在线运行裸跑程序.pdf》将zstar.bit文件和helloworld.elf文件烧录到Zynq中运行起来。 打开Putty,并设置好串口,可以看到如图缩回,每隔5s不...