PUDC_B 多功能,输入,在配置的时候上拉,当上电后和在配置的过程中,低有效的PUDC_B引脚输入在选择的输入输出引脚上使能内部上拉电阻。这个引脚低的时候,在每个SelectIO引脚内部上拉电阻使能;当高的时候,内部上拉电阻不使能。这个引脚必须直接接地。不允许在配置前和配置的时候悬空 TCK_0 输入引脚,专用,JTAG时钟 TD...
INIT_B_0 双向专用引脚,低有效,表示存储器配置的初始化PROGRAM_B_0 输入引脚,专用,低有效,逻辑配置异步复位CFGBVS_0 输入引脚,专用,针对bank0 的多种配置选择I/O标准类型的预配置PUDC_B 多功能,输入,在配置的时候上拉,当上电后和在配置的过程中,低有效的PUDC_B引脚输入在选择的输入输出引脚上使能内部上拉电...
PUDC_B多功能,输入,在配置的时候上拉,当上电后和在 配置的过程中,低有效的PUDC_B引脚输入在选择的输入输 出引脚上使能内部上拉电阻。这个引脚低的时候,在每个 SelectIO引脚内部上拉电阻使能;当高的时候,内部上拉电阻 不使能。这个引脚必须直接接地。不允许在配置前和配置的时 ...
INIT_B_0 双向专用引脚,低有效,表示存储器配置的初始 PROGRAM_B_0 输入引脚,专用,低有效,逻辑配置异步 复位 CFGBVS_0 输入引脚,专用,针对 bank0 的多种配置选择 I/O 标准类型的预配置 PUDC_B 多功能,输入,在配置的时候上拉,当上电后和 在配置的过程中,低有效的 PUDC_B 引脚输入在选择的输 入输出引脚...
2:配置引脚DONE_0 双向专用引脚,高有效,表示 FPGA 配置完成。INIT_B_0 双向专用引脚,低有效,表示存储器配置的初始 2、化PROGRAM_B_0 输入引脚,专用,低有效,逻辑配置异步 复位CFGBVS_0 输入引脚,专用,针对 bank0 的多种配置选择I/O 标准类型的预配置PUDC_B 多功能,输入,在配置的时候上拉,当上电后和 在...
108997-创龙Zynq平台资料-SOM-TLZ7x核心板引脚说明 CON管脚A1A3A5A7A9A11A13A15A17A19A21A23A25A27A29A31A33A35A37A39A41A43A45A47A49A51A53A55A57A59A61A63A65A67A69A71A73A75A77A79A2A4A6A8A10A12A14A16A18A20A22A24A26 管脚/信号VCC_3V3_SOMVCC_3V3_SOMVCC_3V3_SOMVCC_3V3_SOMGNDGNDGNDGNDF/E6/PS...
VP_0/VN_0:XADC专用差分输入引脚(专用是对比其他XADC模拟输入来说,该引脚不能用作普通IO,其他的都可以),不使用时接GND; VREFP_0:电压基准,此引脚可连接到外部1.25V 精确参考IC(±0.2%或12 位的±9 LSB),以获得ADC 的最佳性能。应将其视为模拟信号,与VREFN 信号一起提供1.25V 差分电压。如果将此引脚连接...
PUDC_B Multi-function Input 上拉电阻配置引脚,配置Select IO在配置阶段或上电后的其上拉电阻是否使能。当接GND,表示不使能;接VCCO_34表示使能。 1.2.??? Power/Ground Pins Pin Name Type Direction Description GND Dedicated N/A 地 VCCPINT Dedicated ...
PUDC在配置期间接地,使能芯片内部上拉,然而没有提到不使能内部上拉管脚时,管脚电平会是什么状态 GPIO上电开始的默认输出电平怎么修改? 我们在使用GPIO作为输出的过程中发现,我们设置为输出高电平,板子一上电显示输出一个PWM波,然后变为低电平,然后再输出高电平。我想让板子一上电默认就是高电平应该修改什么地方,怎么...
SW6为评估板POR复位按键,控制VDD_5V_MAIN电源的使能引脚,实现对核心板上电复位功能。 图17 图18 设计注意事项: PORn_I/PU/12V为VDD_5V_MAIN电源的使能输入引脚,已上拉100K电阻至12V电源,若无需使用时请保留R7上拉电阻。 图19 PROGRAM按键 SW7为PROGRAM按键,直接控制CPU的PL端逻辑复位引脚PROGRAM_B。