1、新建Hello工程 2、DDR3的地址 建好后,在mem_demo_bsp->ps7->cortexa9_0的路径下,打开xparameters_ps.h这个头文件,这个头文件是cortexA9可以直接控制的外设地址的宏定义。在里面可以找到DDR的地址,可以看到如下代码: 代码语言:javascript 代码运行次数:0 运行 AI代码解释 /* Canonical definitions for DDR MEMO...
在“DDR Configuration”选项卡中可以配置 PS 端 ddr 的参数,AX7010 配置 DDR3 型号为 “MT41J128M16 HA-125”, 这里 ddr3型号并不是板子上的 ddr3 型号,而是参数最接近的型号 。Effective DRAM Bus Width”,选择“32 Bit” 其他部分保持默认,点击 OK。至此 ZYNQ 核的配置结束。 1.5、点击“Run Block Au...
方法/步骤 1 1、建立完PSbase system后，可以配置了，下面开始DDR3的设置，在XPS下操作。2 2、在Zynq的tab下点击“memeryinterface”出现PS7 DDR Configuration 窗口，为ZEDboard板卡上使用DDR3作为外部存储器，所以“Enable DDR Controller”要选上。然后就是“DDR ControllerConfiguration”中的参数选择了：Memory Typ...
Step 5:绿色为可配置部分 PS-PL Configuration 界面,这个界面主要是进行 PS 与 PL 之间接口的配置,主要 是AXI 接口(没用到PL,这里默认不改) Step 6 :PS端外设配置阶段 Step 7:MIO 配置 这里修改是为了以太网口的电平 用不到也可以不改 Step 8:时钟配置 Step 9:DDR3配置 “MT41J256M16 RE-125”,这里...
#define XPAR_DDR_MEM_HIGHADDR 0x3FFFFFFFU 等会我们要使用这个地址,对DDR3进行读写操作,读写操作函数在mem_demo_bsp->ps7->cortexa9_0的路径下,打开xil_io.h这个头文件,这个头文件是cortexA9可以直接控制的内存映射或者映射到了地址空间的IO。在里面可以看到如下代码: ...
通过Controller Options配置DDR3参数。 Clock Period设置为1875ps(即总线频率为533.33MHz),DDR传输速率为533.33x2≈1066Mb/s。 图142 PHY to Controller Clock Ratio设置为4:1,通过该参数配置IP核的用户时钟ui_clk频率。DDR Clock Period为533.33MHz,如PHY to Controller Clock Ratio配置为4:1,则ui_clk时钟频率为...
（1）UART，根据原理图设置为EMIO还是MIO模式（简单理解EMIO就是PL透传引脚，MIO就是直接PS透传引脚），这里根据开发板配置MIO14..15；（2）Ethernet，本例程中网口芯片为Realtek RTL8211E，Processing System配置如下 （3）DDR3配置，DDR的配置也是根据器件型号和时钟频率来配置，比如型号MT41J256M16RE-125的DDR芯片...
2)PS DDR3内存配置 点击左侧的 DDR Configuration 页面,在右侧 DDR Controller Configuration 下的“ Memory Part”一栏选择 DDR 的器件,MZ7035 系列 PS 端的内存为 1GB,选取内存型号(兼容型号): MT41K256M16 RE-125。需要注意的是,我们在这里选择的型号并不是开发板上的 DDR3 型号,而是参数接近的型号,或者...
3.3、DDR3 配置 在“DDR Configuration”选项卡中可以配置 PS 端 ddr 的参数 根据创龙的例程,内存芯片我们选择《MT41K256M16 RE-125》,Effective DRAM Bus Width 选择《32bit》 其他部分保持默认,点击 OK 3.4、到这里ZYNQ核的配置完成,我们配置参数及导出硬件信息 ...