在“Clock Configuration”选项卡中我们可以配置PS时钟输入时钟频率,这里默认是33.333333,和板子上一致,不用修改,CPU 频率默认 666.666666Mhz,这里也不修改。同时 PS 还可以给 PL 端提供 4 路时钟,频率可以配置,这里不需要,所以保持默认即可。还有 PS 端外设的时钟等也可以进行配置,这里保持默认。 1.4.5、DDR3 配置...
实现PL读写PS端挂载的DDR需要使用HP接口。 如下图所示,选择HP0 interface。 使用的时钟是150Mhz,HP的带宽是150Mhz * 64bit,对于视频处理,ADC数据采集等应用都有足够的带宽。如下图所示,配置完HP端口以后,zynq会多出一个AXI Slave端口,名称为S_AXI_HP0,不过这些端口都是AXI3标准的,我们常用的是AXI4协议,这里...
1、新建Hello工程 2、DDR3的地址 建好后,在mem_demo_bsp->ps7->cortexa9_0的路径下,打开xparameters_ps.h这个头文件,这个头文件是cortexA9可以直接控制的外设地址的宏定义。在里面可以找到DDR的地址,可以看到如下代码: 代码语言:javascript 代码运行次数:0 运行 AI代码解释 /* Canonical definitions for DDR MEMO...
DDR控制器PHY(DDRP)则负责驱动DDR事务的完成。 整个DDR内存控制器通过精心设计的接口和调度机制,实现了对多种DDR内存类型的支持,并优化了内存访问的效率和性能。无论是通过AXI接口的并行处理能力,还是通过DDRC和DDRP的精细调度和物理层处理,都确保了系统能够高效、可靠地访问DDR内存。 DDRI DDR Controller System Inte...
1 1、建立完PSbase system后，可以配置了，下面开始DDR3的设置，在XPS下操作。2 2、在Zynq的tab下点击“memeryinterface”出现PS7 DDR Configuration 窗口，为ZEDboard板卡上使用DDR3作为外部存储器，所以“Enable DDR Controller”要选上。然后就是“DDR ControllerConfiguration”中的参数选择了：Memory Type：ZEDboard...
1、Zynq MPSoC支持的DDR介绍自己做自己的嵌入式产品一般要选择合适的DDR,而这里开发板给的是4GB的UIMM的DDR4,也就是电脑上用的,所以用不了,只能自己挂载Component,这 ...
双击DDR读写的IP核进行配置,这里没有用到user的接口所以都设置为0,如图: 对于Base address,我们可以查看下接口的地址范围,避免数据操作超过可操作范围,这里我们就取中间值0X10000000。 然后我们进行generate output product 然后生成HDL封装。接着就对应引脚进行引脚约束即可(PYNQ的粉色开发板可以直接引用这个约束): ...
首先,添加ZYNQ7 IP核,以及添加已经完成设计的ddr读写IP核。 添加用户自定义IP 用户自定义的IP可通过以下步骤完成添加。点击Settings, 在project settings选择IP,依次点击,在IP库那里点击加号,把对应的IP目录文件夹添加后,点击OK或者Apply即可完成添加,在IP库中就可以找到用户设计的IP。
PS端板载4GB的DDR，为什么在ADDRESS EDITOR里面DDR的地址范围和实际板载的不一样