(DSP),YHFT-QDSP,with one RISC CPU core and 4 VLIW DSP cores.By three kinds of interconnection,YHFT-QDSP provides high efficiency message communication for inner-chip RISC core and DSP cores,inner-chip and inter-chip DSP cores.A parallel programming platform is specifically developed for the ...
针对YHFT-DSP外部同步存储器接口的时序问题,本文综合考虑工程实际,设计开销和实现 自动化等因素,给出了封装延时差,单元延时和IO单元虚延时三种优化方法.芯片测试结果表明:基于时钟提前的10单元虚延时方法能够高效地实现 133MHz时钟频率的外部同步存储器接口访问.doi:JournalArticle/5af3b9d4c095d718d8109347黄彩霞长沙...
YHFT-DX高性能DSP指令控制流水线设计与优化
YHFT-DX高性能DSP中Cache失效流水设计
要:YHFF-DX是国防科技大学设计的一款高性能定点DSP。论文设计并实现了YHFT-DX指令控制流水线,提出了在YH兀I_ DX超长指令字结构中跨取指包边界派发和指令预取的方法,有效提升了流水线的性能。对指令流水线进行了高频结构优化,将 派发部件的关键路径延时压缩40%,满足了600MHz频率的设计目标。
本文对DMA控制器、二维存储器进行了充分的模拟验证,针对YHFT-Matrix DSP的主要应用对存储系统做了性能评估,并给出各个部件的综合结果与性能评价。DMA控制器VM总线实测带宽为15.6Gbps,能够满足应用对其传输效率与配置灵活性的需求;二维存储系统对图像、视频中的滑窗类应用性能提升较为明显,其中SAD、Gauss Filter算法的...
YHFT-DX是国防科技大学自主研制的一款高性能DSP.以提升YHFI-DX的 Cache 性能为目标,研究了降低 Cache 失效延迟的优化策略,设计并实现了一种针对高频高性能DSP的一级数据Cache优化策略--失效流水.与传统优化策略相比,该策略将连续访问Cache的失效请求并进行流水化处理,使多个Cache失效延迟重叠,从而达到降低平均Cache失效...
基于E-Bus的YHFT-DSP仿真测试平台的设计与实现
要:YHFF-DX是国防科技大学设计的一款高性能定点DSP。论文设计并实现了YHFT-DX指令控制流水线,提出了在YH兀I_ DX超长指令字结构中跨取指包边界派发和指令预取的方法,有效提升了流水线的性能。对指令流水线进行了高频结构优化,将 派发部件的关键路径延时压缩40%,满足了600MHz频率的设计目标。
(DSP),YHFT-QDSP,with one RISC CPU core and 4 VLIW DSP cores.By three kinds of interconnection,YHFT-QDSP provides high efficiency message communication for inner-chip RISC core and DSP cores,inner-chip and inter-chip DSP cores.A parallel programming platform is specifically developed for the ...