我使用vivado2018.3配合modelsim 10.6d仿真，未出现你描述的现象。
xpm_fifo_axis_inst : xpm_fifo_axis generic map ( CDC_SYNC_STAGES => 4, -- DECIMAL CLOCKING_MODE => "independent_clock", -- String ECC_MODE => "no_ecc", -- String FIFO_DEPTH => FIFO_DEPTH, -- DECIMAL FIFO_MEMORY_TYPE => "auto", -- String PACKET_FIFO => "false", -- Str...
一、概述 软件:vivado 器件:vu9p参考文档:ug974简介:XPM,XilinxParameterizedMacros,赛灵思参数化宏,其实就是类似“原语”调用那样,vivado会直接将其识别为对应的模块(目前有CDC跨时钟处理器,FIFO以及BRAM三种) 二、快速上手 步骤如下: 1新建工程及.v文件xpm_async_fifo.v 2.找到 ...