下图是XADC模块的输入与输出端口的示意图:各引脚功能描述如下:XADC可配置的属性如下图示(等效于配置相应的寄存器):4PCB要点模数转换器所能获得的精度和PCB设计关系很大,因为模数转换器是敏感的部件,它的模拟接口容易受到噪声的影响,下面就PCB设计时要注意的地方做一简单介绍。1).典型应用中VREFP和VREFN外接1.25V参考...
XADC可配置的属性如下图示(等效于配置相应的寄存器): 4.PCB要点 模数转换器所能获得的精度和PCB设计关系很大,因为模数转换器是敏感的部件,它的模拟接口容易受到噪声的影响,下面就PCB设计时要注意的地方做一简单介绍。 1).典型应用中VREFP和VREFN外接1.25V参考电压,电压精度为±0.2%,并且在PCB上要尽可能的靠近VREFP...
XilinxXADC的使用中文介绍 XilinxXADC的使用中文介绍 PAGE / NUMPAGES XilinxXADC的使用中文介绍 Zynq 器件 XADC的使用 ( 原创 ) 1.序言赛灵思的 7 系列 FPGA和 Zynq 器件创建性地在片上集成了模数变换器和有关的片上传感器(内置温度传感器和功耗传感器),这是相竞赛灵思前一代产品来新增添的特征,可在系统设计中...
从上图可以看出,FPGA上电后,XADC可以监测FPGA内的温度以及所有的FPGA电压,还可以接收来自FPGA专用模拟差分管脚VP_0/VN_0的模拟差分信号(不可以作为普通User I/O),也可以接收FPGA其他普通数字/模拟混合管脚VAUXP/VAUXN[15:0]的16路模拟差分输入(不使用的时候可以作为普通的User I/O),因此XADC可以最多处理17路外...
XADC模块的操作模式是由用户通过DRP或JTAG接口写控制寄存器来选择的,控制寄存器的初始值有可能在设计中例化XADC模块时的块属性(block attributes)指定。 2.2 XADC模块管脚需求 所有的XADC模块专用管脚都位于bank0,所以都加有_0的后缀。下图表示了XADC的基本输入输出需求: 这有两种推荐配置:图中左边XADC由Vccaux(1.8V)...
VP_0/VN_0:XADC专用差分输入引脚(专用是对比其他XADC模拟输入来说,该引脚不能用作普通IO,其他的都可以),不使用时接GND; VREFP_0:电压基准,此引脚可连接到外部1.25V 精确参考IC(±0.2%或12 位的±9 LSB),以获得ADC 的最佳性能。应将其视为模拟信号,与VREFN 信号一起提供1.25V 差分电压。如果将此引脚连接...
XADC模块的输入与输出端口的示意图: 各引脚功能描述如下: XADC可配置的属性如下图示(等效于配置相应的寄存器): 4.PCB要点 模数转换器所能获得的精度和PCB设计关系很大,因为模数转换器是敏感的部件,它的模拟接口容易受到噪声的影响,下面就PCB设计时要注意的地方做一简单介绍。 1). 典型应用中VREFP和 VREFN外接1.25...
XADC可配置的属性如下图示(等效于配置相应的寄存器): 4.PCB要点 模数转换器所能获得的精度和PCB设计关系很大,因为模数转换器是敏感的部件,它的模拟接口容易受到噪声的影响,下面就PCB设计时要注意的地方做一简单介绍。 1). 典型应用中VREFP 和 VREFN外接1.25V参考电压,电压精度为± 0.2%,并且在PCB上要尽可能的靠...
VREF可以来自外部的IO pin,也可配置为FPGA内部的VREF。如果配置为内部的VERF,那外部的VERF pin还能当做正常的IO使用。 每个BANK有2个VREF,如果使用,这两个VREF要接在同一个电压上。 6.1.7 VCCBATT 关键memory供电,一般用水银电池供电,使用加密功能时,这个电一定要供。
Internal Vref:内部参考管脚,表示将某些参考管脚当成普通的输入管脚来用。不勾选 IO Power Reduction:IO 管脚节省功耗设置。选择“ON” XADC Instantiation:XADC补偿使能 继续点击“NEXT”按钮,界面如下图所示,选择默认阻抗。 选择第二个,直接读取DDR3的引脚,这样就不用进行配置了。