一、Example Design 首先打开example design,看看示例工程架构: 多看一些xilinx的example design之后,你就会发现都是熟悉的配方: support是核心模块,包含了IP的例化、时钟及复位逻辑;重点理解。 frame_gen 是数据产生模块; frame_check是数据接收检查模块; support.v support是核心模块,包含了IP的例化、时钟及复位逻辑;...
1.1、示例生成步骤 右击生成的IP核(默认你已经生成了MIG IP核),选择open IP example design,选择好路径后就会生成一个新的工程mig_7series_0_ex。 打开工程mig_7series_0_ex,看下整个工程的结构---2个主要部分:1、MIG IP核;2、读写测试的数据生成模块 读写测试模块我们不展开讲(太多了,一时半会讲不完)...
Xilinx平台Aurora IP介绍(四)Example Design介绍 描述 多看一些example design之后,你就会发现都是熟悉的配方。 一、Example Design 首先打开example design,看看示例工程架构: 多看一些xilinx的example design之后,你就会发现都是熟悉的配方: support是核心模块,包含了IP的例化、时钟及复位逻辑;重点理解。 frame_gen 是数...
上一步IP配置后,在生成的IP上,右键点击,选择打开open example design。 生成的例程,如果选择是AXI-MM的用户接口,那么这个接口对接的是AXI接口形式的Block RAM,上位机可以读/写这片RAM。如果选择的是AXI-Stream接口,例程中将Stream读写环回,上位机写下去的内容再读回去。 此外,第三页BAR空间如果勾选了PCIeto AXI ...
如下图所示,在Hierarchy选项卡下,选中生成的MIG IP,然后鼠标右键点击Open IP Example Design。 图9 选中MIG IP 之后会弹出以下选项卡,就是官方例程存储路径,直接点击OK即可。 图10 Open IP Example Design 之后就生成了一个可以用于测试的工程,如下图所示。
一、Example Design 每当我们例化了一个IP而不知道怎么使用时,优先打开官方示例example design 选中IP核,右键“OPEN IP in Example Design”,我这里是灰色的,那是因为我已经打开过了。 Example design就不讲了,主要有个数据产生模块,反正我们也用不上,我们只需要用里面的仿真模型。 不打开example design也行,直接打...
7. 右击生成的ip,选择Open IP Example Design... 8. 点击OK即可。此时会生成另外一个vivado工程,我们切换到那个界面。 9. 打开顶层文件,并在端口中加上两个(作者板卡有两个SFP接口)输出sfp_tx_disable(作者的板卡的SFP输出接口需要拉低此端口,如果自己板卡上面的tx_disable直接接地了,那就不需要设置了,直接调...
选择OOC编译,等编译完成后,右键“Open IPExample Design”,打开IP对应配置下的测试工程,选择指定路径,自动打开新生成的测试工程。 5. 阅读示例工程,仿真分析 工程中包含了时钟、复位及输入输出、AXI总线协议等必要的配置,包含TestBench仿真测试文件,阅读分析源码,仿真查看波形,通过少量更改可以下板测试,ILA监测,参考示例...
返回到“Sources”界面,选择添加的IP核,右键选择“Open IP Example Design…”; 弹出界面如下图所示,点击“OK”确认。 (十一)IP核移植 点击“OK“后会弹出一个新的Vivado界面,这就是它生成IP核使用的例程,如下图所示。 我们需要把里面的一些内容注释掉,并且添上我们的代码,让这个例程封装成一个接口,成为我们能...
返回到“Sources”界面,选择添加的IP核,右键选择“Open IP Example Design…”; 弹出界面如下图所示,点击“OK”确认。 11、IP核移植 点击“OK“后会弹出一个新的Vivado界面,这就是它生成IP核使用的例程,如下图所示。 我们需要把里面的一些内容注释掉,并且添上我们的代码,让这个例程封装成一个接口,成为我们能用...