基于xilinx k7 325t实现的千兆网udp协议,只需要设置好IP,端口,就可以直接给数据,基本等同于透传,可以不用管底层协议。 可以 FPGA 实现udp模块说明 udp_protocol_top gig_ethernet_pcs_pma有脚本生成,任何版本vivado都可以支持,注释里面有对重要信号的说明,默认是1000M,100M需要改内部信号,PHY芯片是88E1512,SGMII接口。
1G/2.5G Ethernet PCS/PMA or SGMII v16.1LogiCORE IP Product GuideVivado Design SuitePG047 October 4, 2017 阅读了该文档的用户还阅读了这些文档 346 p. 802.3-2015_SECTION3 761 p. 802.3-2015_SECTION2 628 p. 802.3-2015_SECTION1 249 p. Xilinx pg047-gig-eth-pcs-pma_161 ...
10 Giga Ethernet Sub System , 参考文档PG157: https://www.xilinx.com/support/documentation/ip_documentation/axi_10g_et... IP核提供一个MAC模块和一个PCS/PMA模块,PCS/PMA模块支持10GBASE-R/10GBASE-KR。客户端接口协议为AXI4 Stream,有32bits和64bits两种位宽,对于10GBASE-R,32bits位宽接口有着低延迟...
Figure 2-38: PCS PMA TEMAC Status Register (0x0000_0030) 比特位:PhyLinkStatus pg051-tri-mode-eth-mac.pdf 《Tri-Mode Ethernet MAC v9.0》 没有链接状态寄存器,要通过MDIO读取pcs/pma的MDIO寄存器 Table 2-38: MDIO Configuration Registers pg047-gig-eth-pcs-pma.pdf MDIO模式: Figure 2‐11: MDIO...
必须设定包含的共享初始化逻辑在外面。因为有bug 啊。 然后生产文件后,选择打开,open ip example。有三个重要文件。 修改gig_ethernet_pcs_pma_0_clocking文件,把 input recclk_mmcm_locked,改成 output recclk_mmcm_locked。就可以,是不是很傻比的技术?
一般都选择1G/2.5G Ethernet PCS/PMA or SGMII输出的user_clk2(125MHz)时钟作为Tri Mode Ethernet MAC的时钟源。 将Tri Mode Ethernet MAC的配置方式设置为通过AXI-Lite接口配置。 将AXI-Lite接口的时钟设为与user_clk2频率相同,即125MHz,这样可以使用同一个时钟源。
vsim -voptargs="\+acc" -t 1ps -L unisims_ver -L unimacro_ver -L secureip -L ten_gig_eth_pcs_pma_v4_1 -L ten_gig_eth_mac_v13_0 -L xbip_utils_v3_0 -L xbip_pipe_v3_0 -L xbip_bram18k_v3_0 -L mult_gen_v12_0 -L tri...
an Ethernet Physical Coding Sublayer (PCS) with a choice of either a 1000BASE-X Physical Medium Attachment (PMA) using the integrated RocketIO™ Multi-Gigabit Transceivers in Virtex-II Pro™, or a parallel Ten-Bit Interface for connection to industry standard gigabit Ethernet SerDes devices....
文件114 2008-05-24 21:37 Xilinx+CORE+Generator+10.1i+License+by+Kappa\license\gig_eth_mac_v8_flexlm.lic 文件118 2008-05-24 21:37 Xilinx+CORE+Generator+10.1i+License+by+Kappa\license\gig_eth_pcs_pma_v8_flexlm.lic 文件118 2008-05-24 21:37 Xilinx+CORE+Generator+10.1i+License+by+Kappa...
of San Jose, Calif., which is described in additional detail in “1-Gigabit Ethernet MAC Core with PCS/PMA Sublayers (1000BASE-X) or GMII v4.0” by Xilinx, Inc. [online] (Aug. 25, 2004)<URL:http://www.xilinx.com/ipcenter/catalog/logicore/docs/gig_eth_mac.pdf>, which is ...