做的确实很基础,有些不太理解的地方我就简单粗暴的随便尝试了,理解并不是很深刻,因此非常渴望各位老师和大佬的指点,也希望有通信IC/FPGA的同学一起交流。 由于锁相环的基础原理相关资料很多,所以本文只讲实现。 锁相环结构图 主要参考文献: 杜勇《数字通信同步技术的MATLAB与FPGA实现,Altera/Verilog版》 Xilinx ...
oc_out (oc_out ), .bandpass_out (bandpass_out), .mult_out (mult_out ), .pd (pd ), .din(test_sine), .phase_df(frequency_df), .sin (sine) ); endmodule 仿真结果 主要参考文献 杜勇《数字通信同步技术的MATLAB与FPGA实现,Altera/Verilog版》 Xilinx 官方文档 PG141 DDS Compiler v6.0...
研究与设计 电 子 测 量 技 术 ELECT RO NIC M EA SU REM EN T T ECHN O LO G Y 第 32 卷第 5 期 2009 年 5 月 基于 Xilinx FPGA IP CORE 的 可调正弦信号发生器设计 张献伟1 任志良1 陈 光1 王 华2 (1.海军工程大学兵器工程系 武汉 430033 ; 2.海...
By having this: Sinewave -> output gateway -> spectrum analyzer Hub setting: zynq7000-7020-400-2, FPGA period:1e9/125e6 Simulink period: 1/125e6 Output is visible in scope but not in spectrum analyzer. DSP spectrum analyzer shows nothing, but by checking the propagate data type to ...
• Input power, quiescent +24 Vdc @ +25ºC: <12W • Lock status (BITE) 3.3VCMOS - low : Lock - high : Unlock • RS-232 control/monitor interface Provides ID, status/monitor information, and frequency/operating parameter adjustments. ...
关键词 : F PGA; IP CORE; VH DL; 直接数字式频率合成; 正弦波 中图分 类号: T N741 文献标识码: B Design of adjustable sine wave generator based on Xilinx FPGA IP CORE Zhang Xianwei1 Ren Zhiliang1 Chen Guang1 Wang H ua2 ( 1. Dept. of Weaponry Engin eering, ...
此型号晶振为我公司常备型号,常备少量现货。 型号:MXO37-14P-F58G5S-100MHz 指标如下: 频率:100.000000MHz 输出:Sine-wave 电压:5V 启动电流:220mA(最大值) 工作电流:50mA(最大值) 启动时间:90S(快速启动) 温度稳定度(@25℃):±50ppb(MAX) 电压稳定度:±5ppb ...
Input Impedance 100 KΩ Mechanical specification & Package Package Size Refer to the below drawing Pin Connector Size Pin Connector Definition RoHS RoHS compliant Environmental, Mechanical Conditions Operating temperature range -40℃~+70℃ Storage temperature range ...