让软件发起PHY寄存器的读写操作,检查MDC/MDIO是否有跳变及其信号质量。可以借助xemacps_example_util.c中的XEmacPsDetectPHY( ),读取所有可能地址的Phy的ID,硬件也可以趁机测量信号。 3.2. 检查PHY 让软件读PHY的ID等寄存器,对照手册,看寄存器值是否正确。如果不对,可能是PHY的地址错误。也可以使用前述的XEmacPsDet...
一个CR纵向上包含60个CLBs,24个DSP和12个块状RAMs,HSC将会水平穿过中间位置。 HCS包含了水平布线资源和水平分布资源,叶子时钟缓冲器,时钟网络互连资源,根时钟网络,时钟缓冲器直接进入HCS,每个HCS有24个水平分布式轨道和12个水平布线轨道。 邻近输入/输出块列是物理层块PHY,它具有CMTs,全局时钟缓冲器,全局时钟多路选择...
它调用XEmacPsDetectPHY()检测PHY的地址,在读取PHY的ID,并根据ID判断PHY的厂家是Marvell或者Ti,再调用对应的函数设置PHY为自环模式。对于ZCU102单板,会调用EmacPsUtilTiPhyLoopback()。 建议创建一个Standalone的工程,把xemacps_example_intr_dma.c复制到工程中。如果PHY和Xilinx开发板型号一样,xemacps_example_intr...
它指定了PHY的地址0xc。其它参数是Phy的参数,设置原因请参考PHY手册。 代码语言:javascript 复制 &gem3{phy-handle=<&phyc>;phyc:phy@c{reg=<0xc>;ti,rx-internal-delay=<0x8>;ti,tx-internal-delay=<0xa>;ti,fifo-depth=<0x1>;ti,dp83867-rxctrl-strap-quirk;/* reset-gpios = <&tca6416_u97...
PHY的全局时钟包含了BUFGCTRL,BUFGCE,BUFGCE_DIV三类全局时钟缓冲器,它们都能被邻近I/O bank中的4个GC引脚驱动,也可被所属PHY中的MMCM和PLL驱动。然后这些时钟缓冲器驱动整个器件的布线轨道和分布轨道。每个PHY包含了24个BUFGCTRL,8个BUFGCE,4个BUFGCE_DIV,但只能同时使用其中的24个。
网卡接收驱动的工作方式可以分为两类:以轮询或者中断方式从网络 Phy 芯片中接收数据包。在 Xilinx SDK example 中,Xilinx 提供的驱动函数使用 DMA 搬运数据,以中断方式工作。 接收驱动函数需要完成两项工作: 将从Phy 芯片接收到的数据转移给 LwIP 所在的应用程序。
Xilinx SelectIO支持电平标准多,除MIPI C-PHY电平(三电平标准)外,IO能直接对接3.3V以及3.3V以下基本所有电平标准,初步统计支持72种不同电平标准。 Xilinx SelectIO速度快,比如16nm器件LVDS最高支持1600Mbps,MIPI D-PHY最高支持2500Mbps,DDR4 control POD12_DCI最高支持2666Mbps。
FPGA是电子器件中的万能芯片,Xilinx FPGA处于行业龙头地位更是非常灵活。FPGA管脚兼容性强,能跟绝大部分电子元器件直接对接。 Xilinx SelectIO支持电平标准多,除MIPI C-PHY电平(三电平标准)外,IO能直接对接3.3V以及3.3V以下基本所有电平标准,初步统计支持72种不同电平标准。 Xilinx SelectIO速度快,比如16nm器件LVDS最高...
phy-names = "sata-phy"; phys = <&psgtr 3 PHY_TYPE_SATA 1 2>; }; 正常日志 使用上述设置后,SATA启动正常。Linux的启动信息如下。 U-Boot的启动信息如下。 SATA link 0 timeout. Target spinup took 0 ms. AHCI 0001.0301 32 slots 2 ports 6 Gbps 0x3 impl SATA mode ...
B. FPGA直连,不需要外部PHY; C. 协议保证数据无误传输,两级CRC,重传机制,保证数据无误; D. 软件生态丰富,各种系统原生支持,通过简单的驱动就可以完成数据交互; E. 在PCIe之上的协议逐渐增多,例如NVMe是基于PCIe的上层协议; Xilinx从15年前,V4系列开始,一直在PCIe的解决方案上深耕,提供众多的应用方案级的解决方...