[get_ports clk]表示从你的顶层module的port里面找到clk这个端口，把约束加到这个端口上面。
(4) 输入信号相位响应是线性的，因为响应函数 h(n) 系数是对称的。(5) 输入信号的各频率之间，相对...