Unable to create project in xilinx vivado 2015.2... Learn more about hdl workflow advisor, hdl coder, xilinx vivado 2015.2
xilinx vivado zynq pldma PL部分ILA调试 通过前面的PL DMA设计，在SDK中运行，很正常的没有运行起来（block design与source desing都是自己手敲，明显的错误已经改正，能够生成bit文件启动SDK调试）。 首先在PL部分调试，作为PL DMA的控制APB总线，将其设置为Mark Debug，如下图所示。 然后...