一世**情缘上传69.07 MB文件格式rarMIGDDR3FPGA 自己编写的基于MIG IP核的针对DDR3的读写测试电路,非自带的示例工程,可用于快速熟悉MIG用户接口的时序关系及使用方法。压缩包内为Vivado工程,已成功上板调试。附带testbench,tb里包含有DDR3仿真模型及wiredelay模块的使用方法,仅供参考。