1、更换布局布线策略以及直接上板验证发现时序仿真输出的结果仍旧是较为随机,与功能仿真输出结果不一致。应该是存在时序上问题没有解决。 2、在检查simulate.log文件时,我发现了许多关于 Timing violation in scope的Warning,但是我不知道如何去分析这些警告。 类似警告如下: WARNIN...