CIW-》options->Bindkeys->schematics(可以查看所有的快捷键) ->右下角绿色+号-》加入新的快捷键; 保存-》Bindekeys 选择左下角all-》save 文件Bindkeys.il;也可以在此load 别人写好的快捷键文件; 2、display文件修改:点亮加粗功能 CIW-》Tools-》Display Resource Manager-》edit-》File-》load 或者save (...
完成之后点击左上角的check and save得到如下图 点击creat -cellview-from cellview创建一个反相器symbo...
版图的绘制6、版图的验证DRC/LVS7、版图后仿真 添加元件 修改元件属性 每次重新打开电路图都要进行设置。连线需要注意：1、规则2、快捷 Checkandsave 添加管脚需要注意：1、命名2、方向 Makeasymbol：Design→CreateCellview→FromPinList 管脚命名必须与电路图中一致 调用生成的模块 常用的快捷键 ...
Shift+x –> Check + Save the schematic (important! after you “check + save” you can not undo to a previous state) x–> schematic check If you “check+ save” you see a prompt window which shows you thewarnings, but you can not undo anymore. If want to check the warnings but ma...
2、选中peakDetectv ,peakDetectv会被⽩⾊的正⽅形线包围，然后依次执⾏Design—Hierarchy—Descend Edit （可以使⽤快捷键E），会蹦出⼀个⼩对话框，在View Name中选择schematic，点击Ok，则会弹出⼀个电路图，如下图3所⽰。3、⽤⿏标选中⼀个Ampv，按下E键，将ViewName设置为Veriloga，...
接单击左边第一个快捷键 也可以选择菜单Check--Current Cellview 在版图和线路图的准备工作完成后就可以进行LVS了 图3-2-6 LVS 参照图3-2-6的弹出菜单 填好规则文件的库和文件名 要进行LVS的两个网表 其实 在LVS中比较的是两个网表 一个是schematic 中 另一个是extracted 所以两个schematic文 件也...
版图的绘制6、版图的验证DRC/LVS7、版图后仿真 添加元件 修改元件属性 每次重新打开电路图都要进行设置。连线需要注意：1、规则2、快捷 Checkandsave 添加管脚需要注意：1、命名2、方向 Makeasymbol：Design→CreateCellview→FromPinList 管脚命名必须与电路图中一致 调用生成的模块 常用的快捷键 ...
Checkandsave当前19页,总共63页。添加管脚需要注意: 1、命名2、方向当前20页,总共63页。Makeasymbol:Design→CreateCellview→FromPinList当前21页,总共63页。管脚命名必须与电路图中一致当前22页,总共63页。当前23页,总共63页。当前24页,总共63页。调用生成的模块当前25页,总共63页。常用的快捷键i(instance):...
连线需要注意:1、规则 2、快捷 第十八页,共63页。 Check and save 第十九页,共63页。 添加管脚需要注意: 1、命名 2、方向 第二十页,共63页。 Make a symbol:Design →Create Cellview →From Pin List 第二十一页,共63页。 管脚命名必须与电路图中一致 第二十二页,共63页。 第二十三页,共63页。 第...
* 精品PPT | 实用可编辑 连线需要注意:1、规则 2、快捷 * 精品PPT | 实用可编辑 Check and save * 精品PPT | 实用可编辑 添加管脚需要注意: 1、命名 2、方向 * 精品PPT | 实用可编辑 Make a symbol:Design →Create Cellview →From Pin List * 精品PPT | 实用可编辑 管脚命名必须与电路图中一致 *...