ns/1ns //预编译指令,定义时间单位和时间精度modulesillyfunction_tb ( ); // 测试程序没有输入/输出端口 logic a, b, c, y...的因果关系1.基于持续赋值语句的建模2.基于过程块语句的建模 结构建模 调用其他已经定义过的模块对整个电路的功能进行描述 程序模版 4.SystemVerilogHDL的语法要素 间隔符和注释 ...