2. 第二个思路则是利用spice调用此前写好的Verilog A模块来编写子电路模型,再用spectre进行蒙卡仿真。这也是本文电阻实例的思路。 二、 具体流程 下面将会以一个电阻VerilogA模型作为实例。 1. 建立理想电阻VerilogA模块 在这里直接套用ahdlL里面res模块的代码,定义一个两端电阻,将阻值作为变量。 `include "constants...
建立理想电阻Verilog A模块：通过在ahdlL中利用预设的res模块代码，定义一个两端电阻，并将阻值设置为可变参数。将此代码保存为文件res.va，完成模块的建立。建立子电路模型及其符号：使用Virtuoso软件创建名为res_ckt的示意图，放置VP和VN端口以生成符号。保存示意图后，在同一软件中创建res.ckt文件，编写...