另提一嘴,在Verilog A 里面 parameter 有两种类型,一种是integral另外一种是real,real用于给这些电路器件参数。 在描述p,n的电压电流关系时候和LTspice要看 a,b的电压是一样的,只需要描述成V(a,b)即可,电流的关系式也是一样的。 参考文档 THE DESIGNER’S GUIDE TO VERILOG-AMS SIMetrix Verilog A Manual...
Verilog-AMS-基本语法 #验证 #AMS #混仿 做数模混合验证,常打交道语言就是Verilog-A和Verilog-AMS,列举了两者的异同点,可以说Verilog-A是Verilog-AMS的子集。本文及后续文章不再区分Verilog-A和Verilog-AMS,均指Verilog-AMS,下面介绍Verilog-AMS基本的语法。 芯片设计验证 More...