一、选择题 1. Verilog是一种用于描述数字电路的语言,它是一种: A.高级语言 B.低级语言 C.汇编语言 D.脚本语言 答案:B.低级语言 2. Verilog的设计单元包括: A.模块 B.信号 C.进程 D.任务 答案:A.模块 3. Verilog的模块声明语法是: A. module模块名(输入端口,输出端口); B. module模块名(input输入...
[单项选择题] 1、下面哪个是可以用verilog语言进行描述,而不能用VHDL语言进行描述的级别?() A.开关级 B.门电路级 C.体系结构级 D.寄存器传输级 参考答案:A [单项选择题] 2、在verilog中,下列语句哪个不是分支语句?() A.if-else B.case C.casez D.repeat 参考答案:D [单项选择题] 3、下列哪些Verilog...
verilog语言期末试题及答案 一、填空题 1. Verilog语言是一种_硬件描述语言_。 2. Verilog语言适用于_数字电路设计_和_验证_。 3. Verilog的编译和仿真工具主要有_Synopsys Design Compiler_和_ModelSim_。 4. Verilog中的组合逻辑使用_always_关键字实现。 5.时钟的上升沿触发使用_posedge_关键字实现。 6. ...
Verilog_HDL试卷及答案reg[7:0] 一、选择题: 1、下列标示符哪些是合法的(B) A、$timeB、_dateC、8sumD、mux# 2、如果线网类型变量说明后未赋值,起缺省值是(D) A、xB、1C、0D、z 3、现网中的值被解释为无符号数。在连续赋值语句中,assignaddr[3:0]=-3;addr被赋予的值是(A)//补码!!! A、4...
VerilogHDL试卷及答案一、选择题: 1、下列标示符哪些是合法的(B) A、$time B、_date C、8sum D、mux# 2、如果线网类型变量说明后未赋值,起缺省值是(D) A、x B、1 C、0 D、z 3、现网中的值被解释为无符号数。在连续赋值语句中,assign addr[3:0]=-3;addr被赋予的值是(A)//补码!!! A、4’...
天津工业大学《Verilog》题库.pdf,一、选择题 1. 不属于寄存器类型的是( C ) (A) integer (B) reg (C) wire (D) time 2. 大规模可编程器件主要有FPGA 、CPLD 两类,下列对CPLD 和FPGA 结构与工作原理的描述中,正确的是( C ) 。 A .FPGA 全称为复杂可编程逻辑器件; B
veriloghdl数字设计与综合答案 【篇一:verilog习题选答】 txt答:fpga中,由程序来转换为可烧录的二进制码。ic设计中, 主要是由design-compiler来实现。 2.能否说模块相当于电路图中的功能模块,端口相当于功能模块的 3.assign声明语句,实例元件,always块,这三类描述中哪一种直接 ...
Verilog试题A答案.docVerilog试题A答案.doc 北京航空航天大学 2011 ～2012 学年第二学期 数字EDA 期末考试试卷 (2012 年5 月23 日) 班级:___;学号:___;姓名:___;成绩:___ 注意事项:1、填空题与选择题直接在试题上作答 2、设计题在答题纸上作答 正题: 一、填空题(共30 分,每道题3分) 1.写出表达...
大学试题(计算机科学)-verilog笔试(2018-2023年)真题摘选含答案(图片大小可自由调整)卷I一.参考题库(共30题)1.用assign描述的语句我们一般称之为()逻辑,并且它们是属于并行语句,即于语句的书写次序无关。而用always描述的语句我们一般称之为组合逻辑或()逻辑,并且它们是属于串行语句,即于语句的书写有关。2.下列...
Verilog试题 A答案 北京航空航天大学 2011 ～2012 学年第二学期 数字EDA 期末考试试卷 ( 2012 年 5 月 23 日) 班级:___;学号:___;姓名:___;成绩:___ 注意事项:1、填空题与选择题直接在试题上作答 2、设计题在答题纸上作答 正题: 一、填空题(共 30 分,每道题 3 分) 1. 写出表达式以实现对应...