always @(posedge clk or negedge rst_n)begin if(!rst_n)begin .... end 关键在于理解if()的意义:如果()里逻辑值为1,则怎么怎么样。 所以如果写成if(rstn)意思就是:如果rst_n为逻辑1则进行复位。因此为了满足低电平才复位的要求,要在rst_n前加个!号(!号表示对信号电平取反),也就是if
初学者在学习 Verilog 语言时可能会对代码中的某些部分感到困惑，比如 `if(!rst_n)` 的作用。这一句的关键在于理解 if() 的逻辑。if() 语句的作用是，当其内部逻辑表达式为真时，执行接下来的代码块。以 `if(rst_n)` 为例，这意味着如果 `rst_n` 为逻辑 1，则执行接下来的代码。然而，为...