可综合指那些可以综合成FPGA(ASIC)中某种结构的语言要素。而不可综合则主要用于设计的验证、仿真。比如流行的quartusII软件只支持可综合的verilog语言，因为它编译分配时使用已有的逻辑器件，如cyclone等等。
综合：综合是把verilog语言描述的抽象层次较高的设计描述转化成为抽象层次较低的电路网表，表现为一般的数字逻辑，能够对应到具体的门级逻辑。适配：把综合后的具体数字逻辑映射到具体的不同型号当中的FPGA器件中去，包括选择哪一些基本逻辑单元（主要包含LUT和寄存器单元等），以及布局布线等。下载：下载就是...
这里综合的含义是指能生成对应的硬件电路,而这里的initial就像是一个纯软件的初始化。 你提到的有些设计会被忽略是因为综合器认为这个地方是无效的,没有必要的,所以忽略掉,不生成电路,自动优化掉。 ///
因为你的逻辑中，不会用到state_2这一位，综合器发现他永远是0，就给优化掉了。ffd是D触发器。
《Verilog数字系统设计：RTL综合、测试平台与验证：第2版》是电子工业出版社出版的图书，作者是（美）纳瓦毕（Navabi,Z.）。内容简介 本书主要讲述基于IEEE Std 1364-2001版本的Verilog硬件描述语言，着重讲述了使用Verilog进行数字系统的设计、验证及综合。根据数字集成电路设计的工程需求，本书重点关注了testbench的...
回答：因为你的逻辑中,不会用到state_2这一位,综合器发现他永远是0,就给优化掉了。 ffd是D触发器。
《Verilog数学系统设计--RTL综合·测试平台与验证（第二版）》是2007年电子工业出版社出版的图书，作者是（美）纳瓦毕。内容简介 本书主要讲述基于IEEEStd1364-2001版本的Verilog硬件描述语言，着重讲述了使用Verilog进行数字系统的设计、验证及综合。根据数字集成电路设计的工程需求，本书重点关注了testbench的...
《Verilog HDL数字设计与综合（第二版）（本科教学版）》是2015年8月电子工业出版社出版的图书，作者是夏宇闻。内容简介 本书从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法，并详细介绍了Verilog 2001版的主要改进部分。本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解...