在verilog中我们可以用一个generate块内循环实现转换//从次高位到0,二进制的高位和次高位格雷码相异或 genvar i; generate for(i = 0; i <= DATA_WIDTH-2; i = i + 1) begin: assign bin[i] = bin[i + 1] ^ grey[i]; end endgenerate verilog实现代码文件名称:code4_41.v`timescale 1ns/1ps...
二进制格雷码转换成自然二进制码,其法则是保留格雷码的最高位作为自然二进制码的最高位,而次高位自然二进制码为高位自然二进制 码与次高位格雷码相异或,而自然二进制码的其余各位与次高位自然二进制码的求法相类似。 原理:若二进制格雷码表示为: G[N-1]G[N-2]...G[2]G[1]G[0]; 相应地, 则二进制码...