verilog变量位宽是什么

2025-01-27 11:58:36

拼音 [ 拼音 ]

简拼 [ 简拼 ]

含义

• verilog中如果变量a的位宽不是1,那么always@(posedge a)代表什么?

  这样应该是不可以的，而且尽量不要用非时钟时钟信号或复位信号做边沿触发，always @ ( a )表是变化就执行

缩写

今日热搜

上海网友集中晒蘑菇

近反义词

相关词语

相关搜索