在Verilog HDL中,多条assign语句的执行按照语句的先后顺序,而assign语句和always语句之间是并行执行的。()A.正确B.错误
当然是并行的了！进程里边才有顺序的意味，且得阻塞赋值！