表示的是，在@后面的变量发生变化时就执行，always 语句块中的程序，可以看做是用来指明变化量的标志
那就不符合verilog的语言规范了。在测试时，可以去掉@（……），但是没见过去掉always的。@（……）表示当括号内的敏感信号发生变化时，执行一次这个always块。