elaboration需要一个configuration文件,demo中命名为three_step_cfg: 含义与两步法相同,不再赘述。 之后进行elaboration: 这里注意-top需要和configuration中一致。 Verdi读取libmap设置 Verdi读取设计时需要elaboration信息才能处理libmap,其加载的是Knowledge Database(KDB) 因此可以在两步法和三步法中加入-kdb生成(三步法co...
一、VCS三步法进行Verilog代码编译运行 1. analysis: 作用:分析VHDL代码和verilog代码,并将分析后的中间文件存储到设计中或者工作库中 语法:vlogan [vlogan_options] % vhdlan [vhdlan_options] 其中vlogan用于针对 Verilog文件的分析,而 vhdlan用于针对vhdl文件的分析 2. Elaboration: 作用:执行设计的编译/细化,并...