有时候数字模块仅仅是一个很专用的模块,很复杂而且规模很大,其它都是以模拟模块为主,这时候也可以用模拟SPICE作为顶层来做数模混合仿真。 本来IC君自己辛辛苦苦准备了一个实例,后来发现在在Xa的安装目录$Xa_install_dir/doc/tutorials/mixed_signal/XA-VCS 下面有准备好的实例。这个实例是以数字verilog仿真作为顶层,...
由于芯片划分为模拟设计AFE和数字设计DLP两大模块,它们之间依靠大量的状态控制信号和数据信号互联,首先采用了HSIM-VCS进行全芯片数模混合功能仿真。为了获得更快的Turn AroundTime (TAT), 后引入XA-VCS进行全芯片功能仿真加速。 2.0 数模混合仿真 数模混合仿真的验证对象是数模混合集成电路。数模混合集成电路的设计流程是...
首先要确定你的输入电流是不是标准的变送器出来的4~20mA信号，或其他的，超出额定范围后会把模块烧掉的，其次是你通过plc程序做数值转换就可以达到要求。用电流互感器，将需测电流转换为交流0-5A，在用一个交流0-5A转4-20mA模块。这样就可以送入PLC了。
一、软件准备 1.CustomSim:模拟仿真软件。 2.VCS:数字仿真软件。 3.CustomExplorer:查看仿真波形软件。 4.设置环境变量。启动License。 二、文件准备 1.Spice网表。 a)仿真环境网表testbench.sp:电源激励、调用model文件、include各网表文件、设 置保存节点等。 b)芯片顶层网表Top.sp:用Cadence建立原理图,更换仿...
最近恰好在作数模混合仿真,本来打算使用vcs+xa,无奈公司软件不给力,只好退而求其次使用vcs+hism,通过不断尝试加上与周周的交流,最终是把流程跑通了。网上vcs+hsim的案例也少,主要是软件太老旧了,hsim速度慢,没多少人使用了。本例子以ADC例,使用vcs+hsim进行数模混合仿真,数字模块作为顶层,工程环境的搭建主要参考...
来源:EETOP论坛 地址: EETOP 创芯网论坛 (原名:电子顶级开发网) -之前在论坛查过很多但都没有比较详细的资料,终于在Xa的User Guide中找到了相关部分,按照里面的步骤操作下来成功完成混仿且没有遇到什么大的问…
本教程提供了两个运行脚本,一个用于全数字仿真,testbench和加法器都在Verilog中建模。 另一个用于混合信号CustomSim-VCS模拟仿真,testbench仍然是Verilog,但是Verilog加法器被替换成了SPICE view 关于各个文件的解释如下,翻译略过 adder.v: Verilog behavioral description of the 4-bit adder ...