代码覆盖到的为绿色,没有覆盖到的为红色: 通过URG查看覆盖率(方法2) 可以以文本格式或者网页格式显示覆盖率; 或者: urg-dir*.vdb-reporturgReport 进入urgReport目录,执行下面命令打开网页版,查看覆盖率报告 firefox*.html 综合后仿真 推荐查看综合与时序分析 推荐查看后仿及反标 vcs门级网表仿真 当RTL功能仿真通...
verdi -cov -cov_dir simv.vdb ; firefox urgReport & Synopsys
urg -lca -dir simv.vdb -format text -log urg.log 在默认的report目录urgReport产生各个metrics(line/fsm/branch/condition)的报告 coverage merge的命令 urg -lca -f <file with list of simv.vdb directories> -map <module name> -format text -log <log_file_name> -dbname <merged .vdb name> -...
/SIMV/urgReport//将覆盖率文件merge 生成report 1 2 3 4 5 6 7 clean: rm -r csrc merged.vdb urgReport ./LOG/* ./SIMV/* ./VPD/* *.log *.key *.h generatedir: mkdir ./LOG mkdir ./SIMV mkdir ./VPD 总体的makefile 如下: 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17...
1.1 VCS常⽤的编译选项 选项说明 -assert dumpoff | enable_diag | filter_past 定义SystemVerilog断⾔（SVA）dumpoff：禁⽌将SVA信息DUMP到VPD中 enable_diag：使能SVA结果报告由运⾏选项进⼀步控制filter_past：忽略$past中的⼦序列 -cm <options>指定覆盖率的类型，包括：line（⾏覆盖）、cond（...
/bin/makeall:comp simcomp:vcs-full64 -timescale=1ns/1ps -V -R -sverilog \\ -debug_access+all +vc +v2k -kdb \\ -l vcs.log \\ -f dut.f +define+DUMP_FSDB=1 \\ -top testsim:./simv-l simv.logclean:rm-rf *~ core csrc simv* vc_hdrs.h ucli.key urg* *.log novas.* ...
.PHONY: env vcs simv verdi urg clean cleanall sim env : @echo "Design Name: $(DESIGN_NAME)" @echo "Log File : $(LOG_VCS)" @echo "Log File : $(LOG_SIMV)" @echo "File List : $(FILE_LIST)" # find . -name "*.v" > list.f...
-f dut.f +define+DUMP_FSDB=1 \ -top test sim: ./simv -l simv.log clean: rm -rf *~ core csrc simv* vc_hdrs.h ucli.key urg* *.log novas.* *.fsdb* verdiLog 64* DVEfiles *.vpd 总的文件如下: 执行make all: 跑完后如下: ...
urg-lca-f 例如: urg-lca-f urgfile-map dut_name-format text-log coverage.log-dbname merged_simv-report merged_coverage urg-lca-dir simv1.vdb simv2.vdb-map dut_name-format text-log coverage.log-dbname merged_simv-report merged_coverage 其他 在synopsys_sim.setup文件中设置lib mapping的方法...
#urg -dir simv.vdb -report both -full64 Verdi波形仿真脚本:将以下代码保存为**.tcl(tcl脚本)即可 #!/bin/csh -f # excute VCS sim at my_vcs directory cd /home/project/project2018/digital_ic/AI4018/VCS/my_vcs # set verdi top and FSDB set VERDI_TOP="test_spi_interface" set MY_FSDB ...