-l 指定log文件 -debug acc+all 调试权限全部启用 -debug verbose 打印log -debug region+cell+lib 容许对含有`cell_define编译原语的模块的波形转储和PLI访问,可以解决部分波形打不开的问题(这里具体还是说不太懂) -notice 显示详细的诊断信息 -override timescale=xx/xx 让源文件统一使用指定的timescale -kdb ...
-debug_access+ 编译时对代码的控制权限: +w是写 +r是读。+f是force +l 是支持ucli的单步调试。 +n是对网表操作。+pp使能VPD和FSDP的dump用于后处理debug。+all是把所有的权限全开 -debug_region=+ debug应用于代码所需部分: cell+lib:单元库 encrypt:加密模块 tb:testbench dut:非testbench部分 -assert...
注意-debug_region必须要和-debug_access一起才可以,这个也很好理解,毕竟只有开启了功能才能做调整。下面简单说明一下-debug_region的参数 +cell开启对read cell和real cell的端口的debug功能。这里提到的cell module现在也还不知道是什么 +cellports对real cell和lib cell的端口开启debug功能 -debug_region还可以通过...
注意,这里不能是debug_all,改用debug_acc+all -debug_region+cell+encrypt就行了。如果觉得两步比较麻烦,可以改一下makefile脚本,在com_verdi的vcs命令中间加上-R,即可编译完成后自动执行simv程序,加上了 |tee vcs.log 后,simulation的 log 也会加到 vcs.log 的后面。
③-debug_all新版本一般用的是-dubug_acc+all或者-debug_region+cell+encrypt,具体用什么就看你自己的版本,在终端用-debug_all的时候他会提示这个已经废除了,建议你用啥啥啥,我现在的版本推荐我用debug_region+cell;这个的作用就是可以使用UCLI接口,可以设置value,time断点,输出fsdb与vpd文件,这样就可以用verdi/DV...
-debug_region=+cell+encrypt -l vcs.log +vpi +vcs+initreg+random -load /home/zyy/workspace/SpinalTemplateSbt/./simWorkspace/.pluginsCachePath/vpi_vcs.so:entry_point_cb -o MyTopLevel -P /home/zyy/ssd/software/verdi/Verdi_O-2018.09-SP2/share/PLI/VCS/LINUX64/novas.tab ...
VCS的仿真选项分编译(compile-time)选项和运行(run-time)选项。编译选项用于RTL/TB的编译,一遍是编译了就定了,不能在仿真中更改其特性,例如define等等。而仿真选项常用于仿真过程中控制仿真过程的选项,例如波形dump,testplusargs等等。 1.1VCS常用的编译选项 ...
vcs_opts="-full64 +rad -debug_access+all -debug_region=cell+lib -t ps -licqueue -l elaborate.log". Run compile.sh by using the following command: ./compile.sh Run elaboration.sh by using the following command: ./elaborate.sh Change simulation run time to 1000ns from 1000000ns in ...
vcs -R -full64 -debug_all -debug_region+cell+encrypt -f flist.f 仿真开始后,就可以打开Verdi查看已经完成部分的仿真波形,快捷迅速的追踪信号,仿真速度也会比Vivado自带仿真快很多。 本网站文章版权均为本人所有,未经同意不得私自搬运复制,欢迎注明引用出处的合理转载,图片转载请留言。文章内容仅用于技术研究和...
VCS Flow 2-4 However, if the top.v file has a `uselib compiler directive as shown below: //top.v `uselib directory = /proj/libraries/rev3 //rest of top module code //end top.v ...then `uselib takes priority. In this case, VCS will use rev3/ cell.v when you issue the ...