-cm line+tgl :表示收集代码行覆盖率和反转覆盖率 -cm_dir xxx_compile_path/xxx_testcase_path/xxx.vdb:指定生成的仿真覆盖率信息的路径和名称 -cm_name xxx_test_name :用于指定覆盖率信息在simv.vdb文件中的所在目录名称 -cm_test xxx_compile_path/xxx_testcase_path/xxx_test_name :类似-cm_name,后...
-cm_fsmcfg :指定状态机覆盖率配置文件 -cm_line contassign:收集行覆盖率,并且忽略连续赋值语句 -cm_cond nocasedef:在统计case语句的条件覆盖率时,不考虑default条件未达到的情况 在编译代码的时候加上这些覆盖率选项 -cm line+cond+fsm+tgl+branch -cm_line contassign //收集assign语句的覆盖率 -cm_cond ...
命令选项:-cm line | cond | fsm | tgl | branch | assert 含义:指定监测特定类型的覆盖率 line:监测行覆盖率或者语句覆盖率 cond:监测条件覆盖率 fsm:监测状态机覆盖率 tgl:监测翻转覆盖率 branch:监测分支覆盖率 assert:监测SystemVerilog断言覆盖率 注意:如果希望VCS监测超过1种类型的覆盖率,可以在不同声明...
-cm line+cond+fsm+branch+tgl+assert 打开覆盖率分析:行+条件+状态机+分支+翻转+断言 -cm_libs yv 启用从Verilog库收集覆盖源代码 -cm_dir 设置覆盖率文件的路径名 -cm_hier <file_name> 设置统计覆盖率的范围 -cm_log <filename> 设置仿真过程中记录覆盖率的log文件名 -cm_count 在统计是否覆盖的基础...
-cm line+fsm code coverage选项,在编译和仿真的时候,都必须要有,否则不能正常的生成coverage。 编译如果带有coverage coverage选项,会在编译目录下,生成simv.vdb目录,里面包含了coverage model。 二、function coverage function coverage,没有选项控制,因为是在代码中指定的。
-cm line+fsm code coverage选项,在编译和仿真的时候,都必须要有,否则不能正常的生成coverage。 编译如果带有coverage coverage选项,会在编译目录下,生成simv.vdb目录,里面包含了coverage model。 二、function coverage function coverage,没有选项控制,因为是在代码中指定的。
-cmline | fsm | tgl | cond ,指定生成针对什么条件的覆盖率报告。 如下的makefile,就生成上述四个的覆盖率报告。注意,编译和仿真,都要加上-cm这个选项。 执行make vcs,make sim后,会生成simv.vdb文件夹,该文件夹下包含了覆盖率的内容,但是我们需要将内容生成报告,这样,才方便我们查看。
-cm line|cond|fsm|tgl|obc|path 设定coverage的方式 +define+macro=value+ 预编译宏定义 -f filename RTL文件列表 +incdir+directory+ 添加include 文件夹 -I 进入交互界面 -l logfile文件名 -P pli.tab 定义PLI的列表(Tab)文件 +v2k 使用推荐的标准 ...
1. vcs脚本命令中包含六种覆盖率分析选项：-cm line|cond|fsm|tgl|path|branch|assert,分别代表⾏覆盖率｜条件覆盖率｜状态机覆盖率｜ 翻转覆盖率｜路径覆盖率｜分⽀覆盖率｜断⾔覆盖率 2. line_coverage:仿真代码中⾏和语句的覆盖情况；cond_coverage:表明代码中条件语句的覆盖情况；fsm_coverage:状态机中...
$> vcs -cm_pp -cm line -cm_dir my_cov_info -cm_dir int_dat_files 第一条命令的作用是把source.v文件进行编译, 把编译结果放入my_cov文件夹中. 选项-cm line表示在编译时, 要加入line 覆盖率分析. 第二条命令运行仿真,同样选项-cm line选项表示仿真是加入line覆盖率分析, 并把结果存入ini_data_fi...