在VCS编译的时候,要额外加上 -debug_access+all -kdb -lca 这个三个选项参数。这样,之后生成的simv,才能支持单步调试功能。 即vcs -debug_access+all -kdb -lca makefile的vcs目标,对代码进行编译,生成simv。 生成simv后,要增加一个选项,-gui=verdi,表示使用verdi这个工具进行单步调试。 makefile的sim目标,代码...
即vcs -debug_access+all -kdb -lca (2)编译示例: makefile的vcs目标,对代码进行编译,生成simv。 (3)仿真:生成simv后,要增加一个选项,-gui=verdi,表示使用verdi这个工具进行单步调试。 (4)仿真示例:makefile的sim目标,代码仿真,进行单步调试。 (5)gui界面:执行 make vcs; make sim 后,会弹出verdi界面,并...
第一步用vcs -debug_access+all -kdb -lca进行编译 第二步用 simv -gui=verdi启动联合单步调试 通过verdi进行单步调试,让debug变比较容易。 如果通过Verdi和VCS联合单步调试还没发现问题呢?各位同行们还有什么手段,欢迎各位留言讨论。
-debug_all具有比-debug更多的单步调试功能。-gui在模拟中,使用dve调试-断言DVE在VPD文件中启用系统verilog断言跟踪-r在编译后立即执行模拟-p value parameter _ hierarchy _ name=value更改设计中的参数值。例如:VCS-pvaluetest . D1 . 4、param 1=33-参数文件名更改文件名中的参数值-通知给出详细的编译...
当然也可以,点击旁边的next reverse按钮进行反向单步运行 反向单步 就能够从第九行回到第八行 其他按钮和这两个类似,但是正向调试的反向版本。 本次分享了VCS+VERDI的reverse反向运行功能,可以将整个仿真反向运行,从而减少正向仿真的时间消耗。 当然,这必须在VCS+VERDI的联合调试下才可以,如果是VCS单独仿真,dump波形,...
接下来可以在代码中设置两个断点进行测试。直接单击代码左侧即可甚至断点。和C的单步调试是一样的,直接run就能在断点处停止。 设置断点 我们跑到第九行的断点,可以看到中间在七行停止了一次,最后在第九行停下来,6 7 8行的信息都已经打印出来了。 前向运行 ...
当然也可以,点击旁边的next reverse按钮进行反向单步运行 反向单步 就能够从第九行回到第八行 败者食尘!! 其他按钮和这两个类似,但是正向调试的反向版本。 总结 本次分享了VCS+VERDI的reverse反向运行功能,可以将整个仿真反向运行,从而减少正向仿真的时间消耗。
-line 能够支持单步调试 但是这些都是会增强运行时光的. 这里不具体介绍CLI 指令详细可以参考usrerguide.注重我们也可以把CLI的指令写成一个script的文件在vcs编译时调用. >vcs source.v –R –s –include script_file 或者在cli下调用cli>source script_file 2. VirSim交互调试模式 启动VirSim交互调试模式和调用...
-line能够支持单步调试但是这些都是会增加运行时间的. 这里不详细介绍CLI命令具体可以参考usrerguide.注意我们也可以把CLI的命令写成一个script的文件在vcs编译时调用. >vcs source.v –R –s –include script_file 或者在cli下调用cli>source script_file 2.VirSim交互调试模式 ...
-debug_all 相对于-debug,多了单步调试功能。 -gui 在仿真时,使用dve调试 -assert dve enable Systemverilog assertion tracing in the VPD file -R 编译后立即进行仿真 一、编译:VCS -pvalue+parameter_hierarchical_name value 改变设计中的参数值,例如: vcs -pvalue+test.d1.param1=33 -parameters file...