1,关于vcs的option---debug_access+all的作用是啥? 2,vcs编译选项debug_access对仿真时间的影响 分类:数字IC设计 好文要顶关注我收藏该文微信分享 阿长长 粉丝-38关注 -18 +加关注 0 0 升级成为会员 «VCS显示状态机 »Systemverilog deposit