1//示例22class environment extends uvm_env;3typedef uvm_reg_predictor #(master_data) mreg_predictor;4mreg_predictor mreg_predict;56virtualfunctionvoid build_phase(uvm_phase phase);7mreg_predict=mreg_predictor::type_id::create("mreg_predict",this);8endfunction910virtualfunctionvoid connect_phase...
monitor 将总线收集到的transaction交给寄存器模型,后者更新相应寄存器的值。 3.用这种方法更新数据,需要理会一个reg_predictor,并例化: 1)要将reg_predictor和 bus_agt的 ap 连接,并设置reg_predictor 的adapter 和map。 2)只有设置map 后,才能将predictor 和寄存器模型关联在一起。 4.只有一个主设备时,左右两图...
这是寄存器模型类中唯一派生自uvm_component的类,我们的寄存器模式需要实时,以最接近的方式知道DUT中寄存器的变化,uvm_reg_predictor就是为这个而生的。 //TITLE: Explicit Register Predictor//---///The <uvm_reg_predictor> class defines a predictor component,//which is used to update the register model'...
uvm_reg_predictor——寄存器模型(十一) 保存寄存器的值 观察DUT寄存器值的变化。 //---//TITLE: Explicit Register Predictor//---///The <uvm_reg_predictor> class defines a predictor component,//which is used to update the register model's mirror values//based on transactions explicitly observed o...
这是寄存器模型类中唯一派生自uvm_component的类,我们的寄存器模式需要实时,以最接近的方式知道DUT中寄存器的变化,uvm_reg_predictor就是为这个而生的。 //TITLE: Explicit Register Predictor//---///The <uvm_reg_predictor> class defines a predictor component,//which is used to update the register model'...