器,ten_gig_eth_pcs_pma(重量级),看起来像verilog模型现在看来是加密的VHDL。例如,自由乘法器12.0核心是加密的VHDL。根据Vivado用户指南之一,所有Xilinx 小句句632019-02-26 10:42:23 VCU110评估板GTH放置问题如何解决 LOC GTHE3_COMMON_X0Y8 [get_cells -hier -filter {NAME =〜ten_gig_eth ...