svsimTestbench是生成的testbench.sv中的模块名。 仿真模块绑定 用法 workspace.elaborateGCD() 实现 elaborateGCD期望是用户自定义的代码,处理需要仿真的Verilog模块的信号声明: objectResources{implicitclassTestWorkspace(workspace:Workspace){defelabor