DDR3控制器和SSTL15_T_DCI在同一个bank中 你好, 我使用Virtex7的HP库来实现DDR3控制器。 我的控制器将以1600Mbps的速度运行,因此主控制器中的VRN和VRP应连接一个80Ω电阻,以实现更高的性能。 实现addr / cmd信号的中间存储区是DCI_CASCADE中的主控。 而且在addr / cmd存储区中,我希望使用其余的引脚来传输...
=DIFF_SSTL18_II_T_DCI; NET“ddr2_dqs_n ”IOSTANDARD =DIFF_SSTL18_II_T_DCI;我的问题是ddr2_dgs_p / n IO被定义为DIFF_SSTL18_II_T_DC而不是LVDS_25。有没有人对这个问题有所了解?谢谢,布鲁诺ddr2_axi_13.ucf 22 KB felixbury2020-06-11 11:52:56 ...