描述 本篇主要介绍常用的单端逻辑电平,包括TTL、CMOS、SSTL、HSTL、POD12等。 1、TTL电平 下面以一个三输入的TTL与非门介绍TTL电平的原理。 三输入TTL与非门 当输入全1时,uI=3.6V,VT1处于倒置工作状态(集电结正偏,发射结反偏),uB1=0.7V×3=2
HSTL即High Speed Transceiver Logic,其最主要用于高速存储器读写,传统的慢速存储器阻碍了高速处理器的运算操作。在中频区域(100~180MHz),可供选择的单端信号IO结构有:HSTL、GTL/GTL+、SSTL、LVTTL;在180MHz以上,HSTL是唯一可用的单端IO接口。QDR使用的就是HSTL电平标准 JEDEC定义了四种驱动模式:Class I~IV,其区别...
HSTL即High Speed Transceiver Logic,其最主要用于高速存储器读写,传统的慢速存储器阻碍了高速处理器的运算操作。在中频区域(100~180MHz),可供选择的单端信号IO结构有:HSTL、GTL/GTL+、SSTL、LVTTL;在180MHz以上,HSTL是唯一可用的单端IO接口。QDR使用的就是HSTL电平标准 JEDEC定义了四种驱动模式:Class I~IV,其区别...
它与LVTTL和LVCMOS的不同在于SSTL是传输线终端匹配的。因此SSTL具有输出... PECL 片外偏置输入HSTL电平:HSTL(High Speed Transceiver Logic)是一种技术独立的数字集成电路接口标准,为了实现电压扩展和技术独立I/O结构而开发的。 此标准
1．单端信号接⼝标准 LVTTL和LVCMOS（JESD8-5，JESD8-B）SSTL（JESD8-8，JESD8-9B，JESD8-15）HSTL（JESD8-6）LVTTL和LVCMOS结构通常是简单的push-pull。最简单的例⼦就是CMOS反向器，需要满 ⾜的唯⼀参数是VIL/VIH，VOL/VOH以及驱动电流，接⼝标准相对易于实现。其输⼊和输出参数 见下⾯的表格...
HSTL(JESD8-6) LVTTL和LVCMOS结构通常是简单的push-pull。最简单的例子就是CMOS反向器,需要满足的唯一参数是VIL/VIH,VOL/VOH以及驱动电流,接口标准相对易于实现。其输入和输出参数见下面的表格。随着VDD范围的不同,参数有所不同。 SSTL(Stub Series TerminatedLogic)有三种:SSTL_18,SSTL_2,SSTL_3。SSTL不同于LVT...
I-O接口标准(1):LVTTL、LVCMOS、SSTL、HSTLlvttl和lvcmos结构通常是简单的push I-O接口标准(1):LVTTL、LVCMOS、SSTL、HSTL I/O 接口标准(1):LVTTL、LVCMOS、SSTL、 HSTL I/O 接口标准 1.单端信号接口标准 LVTTL 和LVCMOS(JESD8-5,JESD8-B) SSTL(JESD8-8,JESD8-9B,JESD8-15) HSTL(JESD8-6) LVTTL ...
常用电平标准的讨论 (TTL, ECL, PECL, LVDS、 CMOS、 CML, GTL, HSTL, SSTL) 部分资料上说它们的逻辑标准,门限都是一样的,就是供电大小不同,这两种电平的区别就是这些么? 是否 LVTTL 电平无法直接驱动 TTL 电路呢? 另外,"因为 2.4V 与 5V 之间还有很大空闲, 对改善噪声容限并没什么好处, 又会白白增大...
HSTL(JESD8-6) LVTTL和LVCMOS结构通常是简单的push-pull。最简单的例子就是CMOS反向器,需要满足的唯一参数是VIL/VIH,VOL/VOH以及驱动电流,接口标准相对易于实现。其输入和输出参数见下面的表格。随着VDD范围的不同,参数有所不同。 SSTL(Stub Series TerminatedLogic)有三种:SSTL_18,SSTL_2,SSTL_3。SSTL不同于LVT...
HSTL是主要用于QDR存储器的一种电平标准:一般有V¬CCIO=1.8V和V¬¬CCIO=1.5V。和上面的GTL相似,输入为输入为比较器结构,比较器一端接参考电平(VCCIO/2),另一端接输入信号。对参考电平要求比较高(1%精度)。 SSTL主要用于DDR存储器。和HSTL基本相同。V¬¬CCIO=2.5V,输入为输入为比较器结构...